최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | UP-0780556 (2007-07-20) |
등록번호 | US-7590882 (2009-09-24) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 2 인용 특허 : 188 |
A cascaded interconnect system with one or more memory modules, a memory controller and a memory bus that utilizes periodic recalibration. The memory modules and the memory controller are directly interconnected by a packetized multi-transfer interface via the memory bus and provide scrambled data f
The invention claimed is: 1. A method for providing bus recalibration, the method comprising: receiving input data at a transmit side, the transmit side including a memory controller or a memory module within a cascaded interconnect memory system; scrambling values of the input data at the transmit
※ AI-Helper는 부적절한 답변을 할 수 있습니다.