$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Angled implantation for removal of thin film layers 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/265
  • H01L-021/02
출원번호 UP-0293753 (2005-12-01)
등록번호 US-7595248 (2009-10-12)
발명자 / 주소
  • Hattendorf, Michael L.
  • Brask, Justin K.
  • Sandford, Justin S.
  • Kavalieros, Jack
  • Metz, Matthew V.
출원인 / 주소
  • Intel Corporation
대리인 / 주소
    Ortiz, Kathy J.
인용정보 피인용 횟수 : 12  인용 특허 : 13

초록

Embodiments of the invention provide a device with a reverse-tapered gate electrode and a gate dielectric layer with a length close to that of the gate length. In an embodiment, this may be done by altering portions of a blanket dielectric layer with one or more angled ion implants, then removing th

대표청구항

We claim: 1. A method, comprising: forming a blanket dielectric layer on a substrate; forming a reverse-tapered gate electrode on the blanket dielectric layer, an exposed portion of the blanket dielectric layer being adjacent side walls of the gate electrode; implanting ions into the exposed portio

이 특허에 인용된 특허 (13)

  1. Thomas C. Scholer ; Allen S. Yu ; Paul J. Steffan, Controlled gate length and gate profile semiconductor device.
  2. Park Yoon S. (Kettering OH) Yeo Yung K. (Dayton OH), Dual species ion implantation into GaAs.
  3. Buchanan, Douglas A.; Callegari, Alessandro C.; Gribelyuk, Michael A.; Jamison, Paul C.; Neumayer, Deborah Ann, High mobility FETS using A1203 as a gate oxide.
  4. Loh Ying-Tsong (Saratoga CA) Ding Lily (Fremont CA) Nowak Edward D. (Pleasanton CA), Large-tilted-angle nitrogen implant into dielectric regions overlaying source/drain regions of a transistor.
  5. Michael Mark W. ; Dawson Robert ; Fulford ; Jr. H. Jim ; Gardner Mark I. ; Hause Frederick N. ; Moore Bradley T. ; Wristers Derick J., Method for forming an IGFET with silicide source/drain contacts in close proximity to a gate with sloped sidewalls.
  6. Jain Kailash C. (Sterling Heights MI) MacIver Bernard A. (Lathrup Village MI), Method for patterning silicon dioxide with high resolution in three dimensions.
  7. Harada Kenichi,JPX ; Kuragaki Takeshi,JPX ; Ishihara Osamu,JPX ; Sato Kazuhiko,JPX ; Kudo Akiyoshi,JPX, Method of fabricating thin film piezoelectric device.
  8. Mineji Akira,JPX, Method of forming shallow diffusion layers in a semiconductor substrate in the vicinity of a gate electrode.
  9. Brask, Justin K.; Doczy, Mark L.; Metz, Matthew V.; Barnak, John; Markworth, Paul R., Precise patterning of high-K films.
  10. Owyang Jon ; Aronowitz Sheldon ; Kimball James P., Process for forming re-entrant geometry for gate electrode of integrated circuit structure.
  11. William J. Taylor, Jr. ; Srikanth B. Samavedam ; Nigel Cave, Transistor with shaped gate electrode and method therefor.
  12. Gardner Mark I. ; Hause Fred N. ; Wristers Derick J., Transistors having a scaled channel length and integrated spacers with enhanced silicidation properties.
  13. Pramanick Shekhar ; Ng Che-Hoo, Ultra shallow junction formation using amorphous silicon layer.

이 특허를 인용한 특허 (12)

  1. Lai, Su-Chen, Gate structure.
  2. Wu, Po-Chi; Fang, Buh-Kuan; Chang, Yung-Jung; Leu, Po-Hsiung, Metal gate transistor and method for tuning metal gate profile.
  3. Hong, Zhongshan, Method for forming a gate electrode.
  4. Liao, Po-Jui; Tsai, Tsung-Lung; Lin, Chien-Ting; Hsu, Shao-Hua; Lu, Shui-Yen; Chou, Pei-Yu; Chen, Shin-Chi; Liao, Jiunn-Hsiung; Tsai, Shang-Yuan; Yang, Chan-Lon; Tsai, Teng-Chun; Lin, Chun-Hsien, Method of manufacturing semiconductor device having metal gate.
  5. Liao, Po-Jui; Tsai, Tsung-Lung; Lin, Chien-Ting; Hsu, Shao-Hua; Chen, Yi-Wei; Huang, Hsin-Fu; Lee, Tzung-Ying; Tsai, Min-Chuan; Yang, Chan-Lon; Wu, Chun-Yuan; Tsai, Teng-Chun; Hwang, Guang-Yaw; Hsu, Chia-Lin; Yang, Jie-Ning; Chen, Cheng-Guo; Tseng, Jung-Tsung; Lee, Zhi-Cheng; Shih, Hung-Ling; Huang, Po-Cheng; Chen, Yi-Wen; Hsu, Che-Hua, Method of manufacturing semiconductor device having metal gates.
  6. Chang, Che-Cheng; Chen, Yi-Jen; Chen, Chang-Yin; Chang, Yung Jung, Methods for forming a semiconductor device with a gate stack having angled sidewalls.
  7. Chang, Che-Cheng; Chen, Chang-Yin; Chen, Yi-Jen; Chang, Yung Jung, Methods of forming a semiconductor device with a gate stack having tapered sidewalls.
  8. Fan, Su Chen; Horak, David V.; Ponoth, Shom; Rath, David L.; Sankarapandian, Muthumanickam, Self-aligned contacts.
  9. Chang, Che-Cheng; Wu, Po-Chi; Fang, Buh-Kuan; Lin, Jr-Jung; Chen, Ryan Chia-Jen, Semiconductor structure having a polysilicon structure and method of forming same.
  10. Li, Zhengwen; Chudzik, Michael P.; Kwon, Unoh; Papadatos, Filippos; Simon, Andrew H.; Wong, Keith Kwong Hon, Structure and method to make replacement metal gate and contact metal.
  11. Li, Zhengwen; Chudzik, Michael P.; Kwon, Unoh; Papadatos, Filippos; Simon, Andrew H.; Wong, Keith Kwong Hon, Structure and method to make replacement metal gate and contact metal.
  12. Tutt, Lee W.; Nelson, Shelby F., Transistor including multiple reentrant profiles.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로