최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | UP-0373394 (2006-03-10) |
등록번호 | US-7613883 (2009-11-16) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 26 인용 특허 : 4 |
In a memory device, either a first portion or a second, smaller portion of data retrieved from a storage array is loaded into a data buffer in accordance with a prefetch mode selection and then output from the memory device via a signaling interface. A value that indicates a minimum number of cycles
What is claimed is: 1. An integrated-circuit memory device comprising: a storage array; a read data buffer coupled to the storage array via data lines and having control logic to load data conveyed on all the data lines into the read data buffer in response to assertion of a load signal in a first
※ AI-Helper는 부적절한 답변을 할 수 있습니다.