$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Data processing system for debugging utilizing halts in a parallel device

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-009/00
출원번호 UP-0927377 (2004-08-27)
등록번호 US-7647485 (2010-02-22)
우선권정보 JP-2003-307061(2003-08-29)
발명자 / 주소
  • Kami, Hirokazu
  • Toi, Takao
  • Awashima, Toru
  • Anjo, Kenichiro
  • Furuta, Koichiro
  • Fujii, Taro
  • Motomura, Masato
출원인 / 주소
  • NEC Corporation
  • NEC Electronics Corporation
대리인 / 주소
    Sughrue Mion, PLLC
인용정보 피인용 횟수 : 1  인용 특허 : 9

초록

A data processing device for debugging code for a parallel arithmetic device that includes a plurality of data processing circuits arranged in a matrix and that causes, for each operating cycle, successive transitions of operation states in accordance with object code includes: operation execution m

대표청구항

What is claimed is: 1. A data processing system for debugging at least one of operation description source code and object code that cause, for each operating cycle, successive transitions of operation states of a plurality of stages of a parallel arithmetic device, said parallel arithmetic device

이 특허에 인용된 특허 (9)

  1. Masato Motomura JP; Taro Fujii JP; Koichiro Furuta JP, Base cell and two-dimensional array of base cells for programmable logic LSI.
  2. Jan Bengtsson SE; Kenny Ranerup SE; Per Zander SE, Chip with debug capability.
  3. Ranson Gregory L. ; Bockhaus John W. ; Lesartre Gregg B. ; Knebel Patrick ; Perez Paul L., Circuitry for providing external access to signals that are internal to an integrated circuit chip package.
  4. Krueger Michael (Nashua NH) Pennell Paul P. (Goffstown NH), Method and apparatus for monitoring and controlling multiprocessor digital data processing systems.
  5. Key Kenneth Michael ; Wright Michael L. ; Kerr Darren ; Jennings William E. ; Nellenbach Scott, Parallel processor with debug capability.
  6. Koichiro Furuta JP; Taro Fujii JP; Masato Motomura JP, Programmable device.
  7. Furuta Koichiro,JPX ; Fujii Taro,JPX ; Motomura Masato,JPX, Programmable device with an array of programmable cells and interconnection network.
  8. Taro Fujii JP; Koichiro Furuta JP; Masato Motomura JP, Programmable logic LSI.
  9. Ranson Gregory L. ; Bockhaus John W. ; Lesartre Gregg B. ; Brockmann Russell C. ; Naas Robert E. ; Lotz Jonathan P. ; Hunt Douglas B. ; Knebel Patrick ; Perez Paul L. ; Mangelsdorf Steven T., System and method for on-chip debug support and performance monitoring in a microprocessor.

이 특허를 인용한 특허 (1)

  1. Kobayashi, Yoshiki, Semiconductor integrated circuit.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트