최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | UP-0379655 (2006-04-21) |
등록번호 | US-7659178 (2010-04-02) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 2 인용 특허 : 10 |
Semiconductor device structures with reduced junction capacitance and drain induced barrier lowering, methods for fabricating such device structures, and methods for forming a semiconductor-on-insulator substrate. The semiconductor structure comprises a semiconductor layer and a dielectric layer dis
What is claimed is: 1. A method of fabricating a semiconductor device structure using a substrate carrying a dielectric layer and a semiconductor layer on the dielectric layer, the method comprising: implanting ions through the semiconductor layer into a first region of the dielectric layer; conver
※ AI-Helper는 부적절한 답변을 할 수 있습니다.