최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | UP-0754947 (2007-05-29) |
등록번호 | US-7676775 (2010-04-21) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 21 인용 특허 : 12 |
A method for determining the root causes of fail patterns in integrated circuit chips is provide wherein a known integrated circuit chip layout is used to identify a plurality of potential defects and a plurality of potential fail patterns in the integrated circuit chip. Correlations between the pot
What is claimed is: 1. A method for determining root causes of fail patterns in integrated circuit chips, the method comprising: identifying, by using a computer, a plurality of potential defects that can occur in a given integrated circuit chip layout from a schematic used in the manufacture of th
※ AI-Helper는 부적절한 답변을 할 수 있습니다.