$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Intermediate semiconductor device structure 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-029/00
출원번호 UP-0690319 (2003-10-20)
등록번호 US-7687879 (2010-04-23)
발명자 / 주소
  • Gleason, Jeffery N.
출원인 / 주소
  • Micron Technology, Inc.
대리인 / 주소
    TraskBritt
인용정보 피인용 횟수 : 0  인용 특허 : 10

초록

The present invention relates to a method of forming a metal feature on an intermediate structure of a semiconductor device that comprises a first exposed metal structure and a second exposed metal structure. The metal feature is selectively formed on the first exposed metal structure without formin

대표청구항

What is claimed is: 1. An intermediate structure of a semiconductor device comprising: at least one exposed open fuse structure on the intermediate structure of the semiconductor device; and a metal feature on an exposed metal structure of the intermediate structure of the semiconductor device, whe

이 특허에 인용된 특허 (10)

  1. Sricharoenchaikit Prasit (Millis) Calabrese Gary S. (North Andover) Gulla Michael (Millis MA), Controlled electroless plating.
  2. Tench, D. Morgan; Warren, Jr., Leslie F.; White, John T., Controlled plating on reactive metals.
  3. Nakazawa Masao (Nagano JPX) Yoshitani Masaaki (Ueda JPX) Wakabayashi Shinichi (Nagano JPX), Electroless gold plating solutions.
  4. Marr Kenneth W. ; Violette Michael P., Fuse for use in a semiconductor device.
  5. Gerald Motulla DE, Method and device for determining a parameter for a metallization bath.
  6. Krueger David J ; Neuhalfen Andrew J., Printed circuit board assembly having an integrated fusible link.
  7. Manley Martin, Programmable fuse and method therefor.
  8. Ueda Tetsuya,JPX ; Tamaoka Eiji,JPX ; Aoi Nobou,JPX ; Nakagawa Hideo,JPX, Semiconductor device and method of fabricating the same.
  9. Sekiguchi Mitsuru,JPX ; Yamanaka Michinari,JPX, Semiconductor device having improved lamination-structure reliability for buried layers, silicide films and metal films, and a method for forming the same.
  10. Wang Zhongze ; Violette Michael P. ; Trivedi Jigish, Semiconductor fuses, methods of using the same, methods of making the same, and semiconductor devices containing the same.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로