$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method of manufacturing wiring substrate

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/50
출원번호 UP-0683714 (2007-03-08)
등록번호 US-7704799 (2010-05-20)
우선권정보 JP-2000-52043(2000-02-28)
발명자 / 주소
  • Nakamura, Hidehiro
  • Enomoto, Tetsuya
  • Yamazaki, Toshio
  • Kawazoe, Hiroshi
출원인 / 주소
  • Hitachi Chemical Co., Ltd.
대리인 / 주소
    Greenblum & Bernstein, P.L.C.
인용정보 피인용 횟수 : 0  인용 특허 : 24

초록

A wiring substrate (1) comprises an insulating base (10) with connection holes (11), buried conductors (12) provided in the connection holes (11) without reaching a rear surface of the insulating base (10), and wiring layers 14 connected to the buried conductors (12). The buried conductors (12) thic

대표청구항

What is claimed: 1. A method of manufacturing a wiring substrate comprising: forming a front conductive layer containing conductive material on a rear conductive layer containing conductive material; selectively etching conductive material from a part of the rear conductive layer and forming a buri

이 특허에 인용된 특허 (24)

  1. Mahulikar Deepak ; Hoffman Paul R. ; Braden Jeffrey S., Ball grid array electronic package.
  2. Nagasaka Takashi (Anjo JPX) Otani Yuji (Okazaki JPX) Saitou Mitsuhiro (Oobu JPX), Ceramic multi-layer wiring board.
  3. Tomura Yoshihiro (Hirakata JPX) Bessho Yoshihiro (Higashiosaka JPX) Hakotani Yasuhiko (Nishinomiya JPX), Chip package, a chip carrier, a terminal electrode for a circuit substrate and a chip package-mounted complex.
  4. Shingai Noboru,JPX ; Wada Tatsuo,JPX ; Aoshima Katsuro,JPX, Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module us.
  5. Noboru Shingai JP; Tatsuo Wada JP; Katsuro Aoshima JP, Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board.
  6. Blalock Guy T. ; Stroupe Hugh E. ; Gordon Brian F., Deadhesion method and mechanism for wafer processing.
  7. Frank Juskey ; Christopher Scanlan ; Pat O'Brien PH, Electronic package having flip chip integrated circuit and passive chip component.
  8. Ouchi Kazuo,JPX ; Morita Shoji,JPX ; Hino Atsushi,JPX ; Sugimoto Masakazu,JPX, Film carrier, semiconductor device using same and method for mounting semiconductor element.
  9. Thomas P. Glenn ; Steven Webster, Image sensor package having sealed cavity over active area.
  10. Mahulikar Deepak (Madison CT) Hoffman Paul R. (Modesto CA) Braden Jeffrey S. (Livermore CA), Metal ball grid array package with improved thermal conductivity.
  11. Akram,Salman; Farnworth,Warren M.; Wood,Alan G., Method for fabricating semiconductor components by forming conductive members using solder.
  12. Viza Daniel Joseph ; Miller Dennis Brian ; Beckenbaugh William M. ; Monroe Conrad S.,DEX ; Hansen Kent W., Method for forming a microelectronic assembly.
  13. Akram Salman (Boise ID) Farnworth Warren (Nampa ID) Wood Alan (Boise ID), Method for forming a multi chip module (MCM).
  14. Kubo Akira,JPX, Method of Fabricating semiconductor device.
  15. Akram Salman ; Brooks Jerry M., Method of constructing stacked packages.
  16. Lin Paul T. (Austin TX) Wilson Howard P. (Austin TX), Pad array carrier IC device using flexible tape.
  17. Schneider Mark S. (Poughkeepsie NY) Acocella John (Hopewell Junction NY) Herron Lester W. (Hopewell Junction NY) Kordus Mark R. (Pleasant Valley NY) Wirtz Louis H. (Highland NY), Processes for electrically conductive decals filled with inorganic insulator material.
  18. Noguchi Takashi,JPX, Semiconductor device.
  19. Mizukoshi Masataka (Kawasaki JPX), Semiconductor device and a fabrication process thereof.
  20. Aoki, Hidemitsu, Semiconductor device and method of manufacturing the same capable of reducing deterioration of low dielectric constant film.
  21. Yamashita Chikara (Tokyo JPX), Semiconductor device with a film carrier tape.
  22. Degani Yinon (Highland Park NJ) Dudderar Thomas Dixon (Chatham NJ) Han Byung Joon (Scotch Plains NJ) Lyons Alan Michael (New Providence NJ), Thin packaging of multi-chip modules with enhanced thermal/power management.
  23. Lin Paul T. (Austin TX), Three-dimensional multi-chip pad array carrier.
  24. Nakamura,Hidehiro; Enomoto,Tetsuya; Yamazaki,Toshio; Kawazoe,Hiroshi, Wiring board, semiconductor device, and method of manufacturing wiring board.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트