$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Methods for minimizing defects when transferring a semiconductor useful layer 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/30
출원번호 UP-0624867 (2007-01-19)
등록번호 US-7749862 (2010-07-26)
우선권정보 FR-02 05500(2002-05-02); FR-04 08980(2004-08-19)
발명자 / 주소
  • Schwarzenbach, Walter
  • Ben Mohamed, Nadia
  • Maleville, Christophe
  • Maunand Tussot, Corinne
출원인 / 주소
  • S.O.I.Tec Silicon on Insulator Technologies
대리인 / 주소
    Winston & Strawn LLP
인용정보 피인용 횟수 : 1  인용 특허 : 13

초록

A method for minimizing defects when transferring a useful layer from a donor wafer to a receptor wafer is described. The method includes providing a donor wafer having a surface below which a zone of weakness is present to define a useful layer to be transferred, molecularly bonding at a bonding in

대표청구항

What is claimed is: 1. A method for minimizing defects caused by the presence of aqueous aggregates at a bonding surface when transferring a useful layer from a donor wafer to a receptor wafer, comprising: providing a donor wafer having a surface below which a zone of weakness is present to define

이 특허에 인용된 특허 (13)

  1. Oh, Sang-jeong; Kim, Yeong-kwan; Lee, Seung-hwan; Kim, Dong-chan; Park, Young-wook, Integrated circuit devices that utilize doped Poly-Si1−xGex conductive plugs as interconnects.
  2. Yeo,Yee Chia; Yang,Fu Liang; Hu,Chen Ming, MOSFET device with a strained channel.
  3. Sato, Nobuhiko, Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same.
  4. Aspar Bernard,FRX ; Bruel Michel,FRX, Method for making a thin film of solid material.
  5. Goesele Ulrich M. ; Tong Qin-Yi, Method for the transfer of thin layers monocrystalline material onto a desirable substrate.
  6. Alexander Yuri Usenko, Process for manufacturing a silicon-on-insulator substrate and semiconductor devices on said substrate.
  7. Bruel Michel (Veurey FRX), Process for the production of thin semiconductor material films.
  8. Jun-ichiro Furihata JP; Kiyoshi Mitani JP; Norihiro Kobayashi JP; Shoji Akiyama JP, SOI wafers and methods for producing SOI wafer.
  9. Clifton G. Fonstad, Jr. ; Joanna M. London ; Joseph F. Ahadian, Silicon on III-V semiconductor bonding for monolithic optoelectronic integration.
  10. Ogura Atsushi,JPX, Silicon-on-insulator (SOI) substrate and method of fabricating the same.
  11. Levy, Miguel; Osgood, Jr., Richard M.; Radojevic, Antonije M., Slicing of single-crystal films using ion implantation.
  12. Kang Sien G. ; Malik Igor J., Surface finishing of SOI substrates using an EPI process.
  13. Tsuyoshi Uno JP, Washer for securing electrical conduction at connections.

이 특허를 인용한 특허 (1)

  1. Adib, Kaveh; Bellman, Robert Alan; Bookbinder, Dana Craig; Chang, Theresa; Liu, Shiwen; Manley, Robert George; Mazumder, Prantik, Articles and methods for controlled bonding of thin sheets with carriers.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로