$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Dual side cooling integrated power device module and methods of manufacture 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/02
출원번호 UP-0740475 (2007-04-26)
등록번호 US-7777315 (2010-09-06)
발명자 / 주소
  • Noquil, Jonathan A.
출원인 / 주소
  • Fairchild Semiconductor Corporation
대리인 / 주소
    FitzGerald, Esq., Thomas R.
인용정보 피인용 횟수 : 16  인용 특허 : 4

초록

An integrated power device module including a lead frame having first and second spaced pads, one or more common source-drain leads located between the first and second pads, and one or more drain leads located on the outside of the second pad. First and second transistors are flip chip attached res

대표청구항

The invention claimed is: 1. An integrated transistor module comprising: a planar lead frame having first and second spaced pads and one or more common source-drain leads located between said first and second pads; first and second transistors each having source, gate and drain electrodes, attached

이 특허에 인용된 특허 (4)

  1. Butt Sheldon H. (Godfrey IL) Mahulikar Deepak (Meriden CT), Metal packages having improved thermal dissipation.
  2. Lin, Chang-Fu; Pu, Han-Ping; Hsiao, Cheng-Hsu; Huang, Chien Ping, Semiconductor package with heat sink attached to substrate.
  3. Kierse Oliver J.,IEX, Thermally efficient integrated circuit package.
  4. Yamunan, Vinu, Three-level leadframe for no-lead packages.

이 특허를 인용한 특허 (16)

  1. Oratti Kalandar, Navas Khan; Lakhera, Nishant; Mathew, Varughese; Singh, Akhilesh K., Apparatus and methods for stackable packaging.
  2. Margomenos, Alexandros D.; Micovic, Miroslav, Apparatus for mounting microelectronic chips.
  3. Herrault, Florian G.; Yajima, Melanie S.; Margomenos, Alexandros, Direct IC-to-package wafer level packaging with integrated thermal heat spreaders.
  4. Yilmaz, Hamza; Xue, Yan Xun; Lu, Jun; Wilson, Peter; Huo, Yan; Niu, Zhiqiang; Lu, Ming-Chen, Hybrid packaged lead frame based multi-chip semiconductor device with multiple semiconductor chips and multiple interconnecting structures.
  5. Massie, Harold L.; Celaya, Phillip; Moeller, David F.; Randol, Mark, Method of forming a semiconductor device and leadframe therefor.
  6. Margomenos, Alexandros D.; Micovic, Miroslav, Method of mounting electronic chips.
  7. Micovic, Miroslav; Margomenos, Alexandros D.; Shinohara, Keisuke; Corrion, Andrea, Near junction cooling for GaN devices.
  8. Ashrafzadeh, Ahmad R.; Mikolajczak, Adrian; Wu, Chung-Lin; Estacio, Maria Cristina, Packaged semiconductor devices and methods of manufacturing.
  9. Herrault, Florian G.; Micovic, Miroslav, Recursive metal embedded chip assembly.
  10. St. Germain, Stephen; Arbuthnot, Roger M.; Jones, Frank Tim, Semiconductor package.
  11. Xue, Yan Xun; Ho, Yueh-Se; Yilmaz, Hamza; Lu, Jun, Semiconductor package of a flipped MOSFET chip and a multi-based die paddle with top surface groove-divided multiple connecting areas for connection to the flipped MOSFET electrodes.
  12. Margomenos, Alexandros D.; Micovic, Miroslav, Simultaneous controlled depth hot embossing and active side protection during packaging and assembly of wide bandgap devices.
  13. Margomenos, Alexandros D.; Micovic, Miroslav, Simultaneous controlled depth hot embossing and active side protection during packaging and assembly of wide bandgap devices.
  14. Margomenos, Alexandros D.; Micovic, Miroslav; Prophet, Eric M., Surface mount package for semiconductor devices with embedded heat spreaders.
  15. Herrault, Florian G.; Yajima, Melanie S.; Margomenos, Alexandros; Micovic, Miroslav, Wafer-level die to package and die to die interconnects suspended over integrated heat sinks.
  16. Herrault, Florian G.; Yajima, Melanie S.; Margomenos, Alexandros; Micovic, Miroslav, Wafer-level die to package and die to die interconnects suspended over integrated heat sinks.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로