최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | UP-0245144 (2008-10-03) |
등록번호 | US-7782702 (2010-09-13) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 1 인용 특허 : 7 |
A method and apparatus is provided to enhance the power-up sequence for integrated circuits (ICs) that contain memory cells having single-ended data inputs with no local reset function. During a power-up sequence, the logic levels that are applied to the data, address, and power inputs of the memory
What is claimed is: 1. A method of biasing the logic state of a memory cell during a power-up sequence, the method comprising: activating a first power supply to assert a first power supply signal; deasserting a data input signal to the memory cell; clamping a second power supply signal to be subst
※ AI-Helper는 부적절한 답변을 할 수 있습니다.