$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Large scale finite state machines 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-017/50
출원번호 UP-0937645 (2004-09-08)
등록번호 US-7783997 (2010-09-13)
발명자 / 주소
  • Vanspauwen, Niels
출원인 / 주소
  • Synopsys, Inc.
인용정보 피인용 횟수 : 3  인용 특허 : 21

초록

Large-scale finite state machines. An implementation is a method of splitting FSMs in which a dataflow graph is accessed that represents an expression. A cost analysis of computing sub-expressions of the expression corresponding to subsets of the dataflow graph is performed. Based on the cost analys

대표청구항

What is claimed is: 1. A computer implemented method of determining finite state machines, comprising: accessing, via a computer system, a dataflow graph that represents an expression, wherein each variable and operator in the expression is represented by a node in the dataflow graph; performing a

이 특허에 인용된 특허 (21)

  1. Apfelbaum, Larry; Savage, Peter L.; Bell, Katrin, Analyzing an extended finite state machine system model.
  2. Schwartz Edward L. ; Gormish Michael J., Apparatus and method for finite state machine coding of information selecting most probable state subintervals.
  3. Masuda Atsushi,JPX ; Sekine Masatoshi,JPX ; Hansen Jeffery P.,JPX, Apparatus and method for high-level synthesis of a logic circuit.
  4. Arcidiacono, Liliana; Matranga, Vincenzo, Fabrication method for a control unit for electronic microcontrollers or micoprocessors.
  5. Morse, Douglas C., Finite state machine with associated memory.
  6. Otsubo, Motohide, Function synthesizing method and apparatus, and recording medium on which program of said method is recorded.
  7. Iwashita Hiroaki,JPX ; Nakata Tsuneo,JPX, Logical device verification method and apparatus.
  8. Cheng Kwang-Ting (Santa Barbara CA) Krishnakumar Anjur S. (Rocky Hill NJ), Method and apparatus for determining the reachable states in a hybrid model state machine.
  9. Kita Ronald Allen ; Trumpler Mark Edward ; Elkind Lois Scirocco, Method and apparatus for generating an extended finite state machine architecture for a software specification.
  10. James Andrew Garrard Seawright, Method and apparatus for optimized partitioning of finite state machines synthesized from hierarchical high-level descriptions.
  11. Kita Ronald Allen ; Trumpler Mark Edward ; Elkind Lois Scirocco, Method and apparatus for testing implementations of software specifications.
  12. Steinz Hendrik Christian,NLX ; Dassel Johannes Roland,NLX, Method and device for processing signals in a protection system.
  13. Beer Ilan,ILX ; Eisner Cindy,ILX ; Rodeh Yoav,ILX, Method and system for reducing state space variables prior to symbolic model checking.
  14. Flora-Holmquist Alan Robert ; Morton Edward ; O'Grady James Day ; Staskauskas Mark Gerard, Method of and apparatus for constructing a complex control system and the complex control system created thereby.
  15. Wagner Ferdinand H. (24 Sterling Cir. ; Apt. 211 Wheaton IL 60187), Method of and apparatus for constructing a control system and control system created thereby.
  16. Giomi Jean-Charles, Method of extracting implicit sequential behavior from hardware description languages.
  17. McElvain Kenneth S., Methods and apparatuses for automatic extraction of finite state machines.
  18. Petler Scott C., Minimizing logic by resolving "don't care" output values in a finite state machine.
  19. Morley, Matthew John; Kashai, Yaron, System and method for compiling temporal expressions.
  20. Michael McNamara ; Chong Guan Tan ; Chiahon Chien ; David Todd Massey, System and method for identifying finite state machines and verifying circuit designs.
  21. Desai, Keyur B., Using and generating finite state machines to monitor system status.

이 특허를 인용한 특허 (3)

  1. Vanspauwen, Niels, Determining large-scale finite state machines using constraint relaxation.
  2. Vanspauwen, Niels, Determining large-scale finite state machines using constraint relaxation.
  3. Vanspauwen, Niels, Large scale finite state machines.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로