$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Crystal imprinting methods for fabricating substrates with thin active silicon layers

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/20
출원번호 UP-0040028 (2008-02-29)
등록번호 US-7803700 (2010-10-21)
발명자 / 주소
  • Hsu, Louis Lu-Chen
  • Mandelman, Jack Allan
  • Tonti, William R.
출원인 / 주소
  • International Business Machines Corporation
대리인 / 주소
    Wood, Herron & Evans, LLP
인용정보 피인용 횟수 : 0  인용 특허 : 26

초록

Methods of forming semiconductor structures characterized by a thin active silicon layer on an insulating substrate by a crystal imprinting or damascene approach. The methods include patterning an insulating layer to define a plurality of apertures, filling the apertures in the patterned insulating

대표청구항

What is claimed is: 1. A method of fabricating a semiconductor structure on an insulating substrate covered by a insulating layer patterned to define a plurality of apertures, the method comprising: filling the apertures in the insulating layer with amorphous silicon to define a plurality of amorph

이 특허에 인용된 특허 (26)

  1. Beyer Klaus D. (Poughkeepsie NY) Hsieh Chang-Ming (Fishkill NY) Hsu Louis L. (Fishkill NY) Yuan Tsorng-Dih (Hopewell Junction NY), Bonded wafer structure having a buried insulation layer.
  2. Rim,Kern, Double silicon-on-insulator (SOI) metal oxide semiconductor field effect transistor (MOSFET) structures.
  3. Chan,Kevin K.; de Souza,Joel P.; Reznicek,Alexander; Sadana,Devendra K.; Saenger,Katherine L., Dual SIMOX hybrid orientation technology (HOT) substrates.
  4. Winstead,Brian A.; Zia,Omar; Sadaka,Mariam G.; Orlowski,Marius K., Dual surface SOI by lateral epitaxial overgrowth.
  5. Anderson,Brent A.; Leong,MeiKei; Nowak,Edward J., High mobility plane CMOS SOI.
  6. Brkovic Milivoje Slobodan, High-efficiency switching power converter.
  7. Doris,Bruce B.; Guarini,Kathryn W.; Ieong,Meikei; Narasimha,Shreesh; Rim,Kern; Sleight,Jeffrey W.; Yang,Min, High-performance CMOS devices on hybrid crystal oriented substrates.
  8. Cohen,Guy Moshe; Saenger,Katherine L., Hybrid orientation substrates by in-place bonding and amorphization/templated recrystallization.
  9. Waite, Andrew M.; Luning, Scott, Integrated circuit and method for its manufacture.
  10. Deppe,Joachim; Kleint,Christoph; Ludwig,Christoph, Memory cell.
  11. Eyres Loren A. ; Fejer Martin M. ; Ebert Christopher B. ; Harris James S., Method for fabricating orientation-patterned gallium arsenide seeding structures.
  12. Miura Shoji (Anjo JPX) Sugisaka Takayuki (Kariya JPX) Komura Atsushi (Obu JPX) Sakakibara Toshio (Nishio JPX), Method for fabrication of semiconductor device.
  13. Vijai Kumar Chhagan GB; Yelehanka Ramachandramurthy Pradeep SG; Mei Sheng Zhou SG; Henry Gerung ID; Simon Chooi SG, Method for forming an extended metal gate using a damascene process.
  14. Yang Won-suk (Kyungki KRX), Method for separating fine patterns of a semiconductor device.
  15. Riseman Jacob (Poughkeepsie NY), Method of forming an integrated circuit structure with fully-enclosed air isolation.
  16. Li Jianming (Beijing CNX), Method of making silicon material with enhanced surface mobility by hydrogen ion implantation.
  17. Madson, Gordon K., Method of manufacturing a trench MOSFET using selective growth epitaxy.
  18. Cohen,Guy M.; Reznicek,Alexander; Saenger,Katherine L.; Yang,Min, Mixed orientation and mixed material semiconductor-on-insulator wafer.
  19. Horiuchi Masatada (Koganei JPX) Onai Takahiro (Ome JPX) Washio Katsuyoshi (Tokorozawa JPX), Multi-layered structure having single crystalline semiconductor film formed on insulator.
  20. Yonehara Takao (Atsugi JPX) Yamagata Kenji (Kawasaki JPX), Process for preparing semiconductor substrate by bringing first and second substrates in contact.
  21. Bruel Michel (Veurey FRX), Process for the production of thin semiconductor material films.
  22. Guarini, Kathryn W.; Ieong, Meikei; Shi, Leathen; Yang, Min, Self-aligned SOI with different crystal orientation using wafer bonding and SIMOX processes.
  23. Isobe,Atsuo; Yamazaki,Shunpei; Kokubo,Chiho; Tanaka,Koichiro; Shimomura,Akihisa; Arao,Tatsuya; Miyairi,Hidekazu, Semiconductor device and method of manufacturing the same.
  24. Yan,Jiang; Sung,Chun Yung; Shum,Danny Pak Chum; Gutmann,Alois, Semiconductor method and device with mixed orientation substrate.
  25. Srikrishnan Kris V., Smart-cut process for the production of thin semiconductor material films.
  26. Ieong, Meikei; Yang, Min, Ultra-thin silicon-on-insulator and strained-silicon-direct-on-insulator with hybrid crystal orientations.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트