$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Semiconductor device including a coupled dielectric layer and metal layer, method of fabrication thereof, and passivating coupling material comprising multiple organic components for use in a semiconductor device 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/31
  • H01L-023/58
출원번호 UP-0280477 (2006-02-24)
등록번호 US-7803719 (2010-10-21)
국제출원번호 PCT/EP2006/002852 (2006-02-24)
§371/§102 date 20080822 (20080822)
국제공개번호 WO07/095972 (2007-08-30)
발명자 / 주소
  • Farkas, Janos
  • Calvo-Munoz, Maria Luisa
  • Kordic, Srdjan
출원인 / 주소
  • Freescale Semiconductor, Inc.
인용정보 피인용 횟수 : 0  인용 특허 : 20

초록

A material for passivating a dielectric layer in a semiconductor device has a molecular structure permitting or at least promoting liquid phase metal deposition thereon in a subsequent process step. The contemplated material may be constituted by multiple organic components. A semiconductor device i

대표청구항

The invention claimed is: 1. A passivating coupling material for passivating a dielectric material and for facilitating metal deposition on such a passivated dielectric material, wherein the passivating coupling material comprises: a first organosilane having the general formula: in which: n1 i

이 특허에 인용된 특허 (20)

  1. Sachan, Vikas; Langlois, Elizabeth A. (Kegerise); Ye, Qianqiu (Christine); Pierce, Keith G.; Lack, Craig D.; Thomas, Terence M.; Burke, Peter A.; Gettman, David; Lane, Sarah, Composition and method for polishing in metal CMP.
  2. Sasson Somekh ; Debabrata Ghosh ; Bret W. Adams, Integrated electrodeposition and chemical mechanical polishing tool.
  3. Somekh Sasson ; Ghosh Debabrata ; Adams Bret W., Integrated electrodeposition and chemical-mechanical polishing tool.
  4. Fukushima, Motoo; Tabei, Eiichi; Furihata, Tomoyoshi; Arakawa, Masaya, Metal pattern forming method.
  5. Haggart, Jr., David Weston; Maltabes, John; Mautz, Karl Emerson, Method for chemical mechanical polishing (CMP) with altering the concentration of oxidizing agent in slurry.
  6. Frey Volker (Burghausen DEX) Pachaly Bernd (Burghausen DEX) Zeller Norbert (Burghausen DEX), Method for preparing organopolysilanes and their uses.
  7. Ngo, Minh Van; Pramanick, Shekhar; Nogami, Takeshi, Method of forming reliable capped copper interconnects.
  8. Yau Wai-Fan ; Cheung David ; Chopra Nasreen Gazala ; Lu Yung-Cheng ; Mandal Robert ; Moghadam Farhad, Method of improving moisture resistance of low dielectric constant films.
  9. Farkas Janos (Austin TX) Jairath Rahul (Austin TX) Stell Matt (Folsom CA) Tzeng Sing-Mo (Austin TX), Method of using additives with silica-based slurries to enhance selectivity in metal CMP.
  10. Ivanov, Igor C.; Zhang, Welguo, Microelectronic fabrication system components and method for processing a wafer using such components.
  11. Li-Qun Xia ; Frederic Gaillard FR; Ellie Yieh ; Tian H. Lim, Post-deposition treatment to enhance properties of Si-O-C low K films.
  12. Stevens E. Henry, Process and manufacturing tool architecture for use in the manufacture of one or more metallization levels on an integrated circuit.
  13. Chen, Xiaomeng; Krishnan, Mahadevaiyer; Rubino, Judith M.; Sambucetti, Carlos J.; Seo, Soon-Cheon; Tornello, James A., Process to increase reliability CuBEOL structures.
  14. Hampden-Smith Mark J. (Albuquerque NM) Kodas Toivo T. (Albuquerque NM), Selective and blanket chemical vapor deposition of Cu from (bn .
  15. Winebarger Paul M. (Austin TX) Zaleski Mark A. (Austin TX) Morrison Troy B. (Austin TX) Sultemeier Jeffrey J. (Buda TX), Selective cleaning process for fabricating a semiconductor device.
  16. Farkas, Janos; Kordic, Srdjan; Goldberg, Cindy, Semiconductor device including a coupled dielectric layer and metal layer, method of fabrication thereof, and material for coupling a dielectric layer and a metal layer in a semiconductor device.
  17. Mathew, Varughese; Garcia, Sam S.; Prindle, Christopher M., Semiconductor process and composition for forming a barrier material overlying copper.
  18. Grumbine, Steven K.; Wang, Shumin, Silane containing polishing composition for CMP.
  19. Inoue Yoshio (Annaka JPX) Takahashi Masaharu (Annaka JPX), Silicone rubber laminate and method of making.
  20. Hongo Akihisa,JPX ; Ogure Naoaki,JPX ; Inoue Hiroaki,JPX ; Kimura Norio,JPX ; Kuriyama Fumio,JPX ; Tsujimura Manabu,JPX ; Suzuki Kenichi,JPX ; Chono Atsushi,JPX, Substrate plating apparatus.

문의처: helpdesk@kisti.re.kr전화: 080-969-4114

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로