최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | UP-0432823 (2006-05-12) |
등록번호 | US-7840627 (2011-01-22) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 8 인용 특허 : 140 |
An integrated circuit that includes a digital signal processing element (DSPE) having a first and a second register block coupled to a first arithmetic logic unit (ALU) circuit; a middle DSPE adjacent to the top DSPE having a third and a fourth register block coupled to a second ALU circuit, where t
What is claimed is: 1. A Digital Signal Processing (DSP) block comprising: a first input register block coupled to a first multiplier input of a multiplier, wherein the first input register block receives either a first data input or an input from a second input register block; a third input regist
※ AI-Helper는 부적절한 답변을 할 수 있습니다.