$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Multi-layered metal line of semiconductor device for preventing diffusion between metal lines and method for forming the same 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/522
출원번호 US-0607267 (2009-10-28)
등록번호 US7872351 (2011-01-03)
우선권정보 KR-2006-0-2006-0137203(2006-12-28)
발명자 / 주소
  • Kim, Jeong Tae
  • Kim, Baek Mann
  • Kim, Soo Hyun
  • Lee, Young Jin
  • Jung, Dong Ha
출원인 / 주소
  • Hynix Semiconductor Inc.
대리인 / 주소
    Ladas & Parry LLP
인용정보 피인용 횟수 : 4  인용 특허 : 20

초록 ▼

A multi-layered metal line of a semiconductor device includes a semiconductor substrate; a lower metal line formed on the semiconductor substrate and recessed on a surface thereof; an insulation layer formed on the semiconductor substrate including the lower metal line and having a damascene pattern

대표청구항 ▼

What is claimed is: 1. A multi-layered metal line of a semiconductor device, comprising:a semiconductor substrate;a lower metal line formed on the semiconductor substrate, wherein a portion of the surface of the lower metal line is recessed below the surface of the remaining portion of the lower met

이 특허에 인용된 특허 (20)

  1. Mei Sheng Zhou SG; Sangki Hong SG; Simon Chooi SG, Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects.
    상세보기
  2. Barth, Hans-Joachin; Kaltalioglu, Erdem, Barbed vias for electrical and mechanical connection between conductive layers in semiconductor devices.
    상세보기
  3. Rozbicki,Robert; Danek,Michal, Barrier first method for single damascene trench applications.
    상세보기
  4. Akinmade Yusuff,Hakeem S. B.; Kumar,Kaushik A.; Lisi,Anthony D., Damascene wiring fabrication methods incorporating dielectric cap etch process with hard mask retention.
    상세보기
  5. Yang, Chih Chao; Klymko, Nancy R.; Parks, Christopher C.; Wong, Keith Kwong Hon, Formation of oxidation-resistant seed layer for interconnect applications.
    상세보기
  6. Omoto,Seiichi; Katata,Tomio; Higashi,Kazuyuki; Yamaguchi,Hitomi; Ezawa,Hirokazu; Sakata,Atsuko, Manufacturing method of semiconductor device.
    상세보기
  7. Beck,Michael, Metal interconnect structure and method.
    상세보기
  8. Park Joo-Sung,KRX ; Cho Chan-Hyoung,KRX, Method of fabricating a multi-layered wiring system of a semiconductor device.
    상세보기
  9. Yoshihiro Uozumi JP, Method of fabricating metal wiring on a semiconductor substrate using ammonia-containing plating and etching solutions.
    상세보기
  10. Hong, Ji-Ho, Method of forming metal line in semiconductor device.
    상세보기
  11. Li Jianxun,SGX ; Chooi Simon,SGX ; Zhou Mei-Sheng,SGX, Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion.
    상세보기
  12. Kim, Jeong Tae; Kim, Baek Mann; Kim, Soo Hyun; Lee, Young Jin; Jung, Dong Ha, Multi-layered metal line of semiconductor device for preventing diffusion between metal lines and method for forming the same.
    상세보기
  13. Kailasam, Sridhar; Rozbicki, Robert; Yu, Chentao; Hayden, Douglas, Resputtering process for eliminating dielectric damage.
    상세보기
  14. Yang, Kai; Nogami, Takeshi; Brown, Dirk; Pramanick, Shekhar, Self-aligned semiconductor interconnect barrier and manufacturing method therefor.
    상세보기
  15. Isono,Shunsuke, Semiconductor device and method for fabricating the same.
    상세보기
  16. Lee, Jung eun; Wee, Young jin; Kim, Andrew tae; Moon, Young joon, Semiconductor device and method of forming wires of semiconductor device.
    상세보기
  17. Mehta, Sanjay C.; Edelstein, Daniel C.; Fitzsimmons, John A.; Grunow, Stephan; Nye, III, Henry A.; Rath, David L., Structure and method of chemically formed anchored metallic vias.
    상세보기
  18. Shih, Chien-Hsueh; Shue, Shau-Lin, Transitional interface between metal and dielectric in interconnect structures.
    상세보기
  19. Praburam Gopalraja ; Jianming Fu ; Fusen Chen ; Girish Dixit ; Zheng Xu ; Wei Wang ; Ashok K. Sinha, Vault shaped target and magnetron operable in two sputtering modes.
    상세보기
  20. Myers Alan M. (Hillsboro OR) Charvat Peter K. (Portland OR) Letson Thomas A. (Beaverton OR) Yang Shi-ning (Portland OR) Bai Peng (Aloha OR), Via hole profile and method of fabrication.
    상세보기

이 특허를 인용한 특허 (4)

  1. Filippi, Ronald G.; Fitzsimmons, John A.; Kolvenbach, Kevin; Wang, Ping-Chuan, Electromigration immune through-substrate vias.
    상세보기
  2. Filippi, Ronald G.; Fitzsimmons, John A.; Kolvenbach, Kevin; Wang, Ping-Chuan, Electromigration immune through-substrate vias.
    상세보기
  3. Yang, Chih-Chao; Li, Baozhen, Interconnect structure with an electromigration and stress migration enhancement liner.
    상세보기
  4. Yang, Chih-Chao; Li, Baozhen, Interconnect structure with an electromigration and stress migration enhancement liner.
    상세보기

관련 콘텐츠

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로