$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Semiconductor structure having selective silicide-induced stress and a method of producing same 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-029/04
출원번호 US-0216512 (2005-08-31)
등록번호 US7875959 (2011-01-10)
발명자 / 주소
  • Ke, Chung-Hu
  • Lee, Wen-Chin
  • Hu, Chenming
출원인 / 주소
  • Taiwan Semiconductor Manufacturing Company, Ltd.
대리인 / 주소
    Slater & Matsil, L.L.P.
인용정보 피인용 횟수 : 3  인용 특허 : 10

초록

The channel of a MOSFET is selectively stressed by selectively stressing the silicide layers on the gate electrode and the source/drain. Stress in the silicide layer is selectively produced by orienting the larger dimensions of the silicide grains in a first direction and the smaller dimensions in a

대표청구항

What is claimed is: 1. A structure that includes a semiconductor substrate, a dielectric layer on a free surface of the substrate, and an electrode layer on a free surface of the dielectric layer, which structure comprises:a silicide layer on a free surface of the electrode layer, grains of the sili

이 특허에 인용된 특허 (10)

  1. Maris Humphrey J, Apparatus and method for the determination of grain size in thin films.
  2. Chhabra Navjot (Boise ID) Sandhu Gurtej S. (Boise ID), Metal silicide texturizing technique.
  3. Ohtani Hisashi,JPX, Method of manufacturing semiconductor device.
  4. Wang, Maureen; Chang, Chi-Wei; Shue, Winston, Method to reduce metal silicide void formation.
  5. Abbott,Todd R., Methods of forming a transistor with an integrated metal silicide gate electrode.
  6. Bhattacharyya, Arup, Methods of forming devices, constructions and systems comprising thyristors.
  7. Sugawara, Yasuhiro; Furukawa, Ryouichi; Uemura, Toshio; Takamatsu, Akira; Yamamoto, Hirohiko; Yoshida, Tadanori; Ishizaka, Masayuki; Iljima, Shinpei; Ohji, Yuzuru, Semiconductor device and method of fabricating the same.
  8. McKee Rodney Allen ; Walker Frederick Joseph, Strain-based control of crystal anisotropy for perovskite oxides on semiconductor-based material.
  9. Matsubara Yoshihisa (Tokyo JPX), Test piece for X-ray inspection.
  10. Ojima, Kazuo; Baba, Noboru; Akiyama, Toshikatsu; Komuro, Katsuhiro; Udagawa, Tetsuo, Turbo-charger for internal-combustion engine.

이 특허를 인용한 특허 (3)

  1. Liang, Yue; Chidambarrao, Dureseti; Greene, Brian J.; Henson, William K.; Kwon, Unoh; Narasimha, Shreesh; Yu, Xiaojun, Complementary metal oxide semiconductor (CMOS) device having gate structures connected by a metal gate conductor.
  2. Liang, Yue; Chidambarrao, Dureseti; Greene, Brian J.; Henson, William K.; Kwon, Unoh; Narasimha, Shreesh; Yu, Xiaojun, Complementary metal oxide semiconductor (CMOS) device having gate structures connected by a metal gate conductor.
  3. Yamazaki, Shunpei; Maruyama, Hotaka; Oikawa, Yoshiaki; Tochibayashi, Katsuaki, Semiconductor device and manufacturing method thereof.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로