$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Embedded power gating 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/02
출원번호 US-0864918 (2007-09-29)
등록번호 US7880284 (2011-01-18)
발명자 / 주소
  • Zelikson, Michael
  • Waizman, Alex
출원인 / 주소
  • Intel Corporation
대리인 / 주소
    Erik R., Nordstrom
인용정보 피인용 횟수 : 4  인용 특허 : 18

초록

With embodiments disclosed herein, the distribution of gated power is done using on-die layers without having to come back out and use package layers.

대표청구항

What is claimed is: 1. An IC device, comprising:a package substrate having an ungated supply grid; andan IC die having: (i) circuitry to receive one or more gated supplies, and (ii) a plurality of embedded power gate (EPG) transistors coupled between the ungated power grid and said circuitry to cont

이 특허에 인용된 특허 (18)

  1. Alex Waizman IL; Chee-Yee Chung ; Bob Sankman, Chip package and method.
  2. Yung Michael W. (Los Angeles CA), Cut-only CMOS switch for discretionary connect and disconnect.
  3. Bhattacharyya Arup ; Leidy Robert K., Embedded power and ground plane structure.
  4. Burton, Edward, IC with on-die power-gating circuit.
  5. Eichelberger, Charles W.; Kohl, James E., Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system.
  6. Gauche,Paul; Mongia,Rajiv; Waizman,Alex; Rotem,Efraim, Method and apparatus for electrical isolation of semiconductor device.
  7. Yuan, Han-Tzong; Kim, Tae S.; Plumton, Donald L., Method of making a vertical FET using epitaxial overgrowth.
  8. Petrosky Kenneth J., Microwave power transistor having matched impedance with integrated DC blocking capacitor and manufacturing method ther.
  9. Breisch, James E.; Beiley, Mark A., Multi-frequency power delivery system.
  10. Ameen Joseph George ; Funari Joseph, Multi-layer, multi-chip pyramid and circuit board structure.
  11. Bowman Wayne C. ; Chen Shiaw-Jong Stee, Package for a power semiconductor die and power supply employing the same.
  12. Grassi, Michael; Levin, Alex; Dickerson, John, Package level voltage sensing of a power gated die.
  13. Waizman, Alex; Chung, Chee-Yee, Power delivery system having a plurality of stages and method for setting power delivery system parameters.
  14. Lasky, Jerome B.; Nowak, Edward J.; Sprogis, Edmund J., Power distribution design method for stacked flip-chip packages.
  15. Yu, Ho-Yuan, Power supply module in integrated circuits.
  16. Ishikawa, Toshikazu; Naito, Takahiro; Kuroda, Hiroshi; Hayashi, Yoshinari, Semiconductor device.
  17. Ralph Duncan ; Tom W. Kwan, System and method for narrow band PLL tuning.
  18. Plumton Donald L., Vertical field effect transistor and diode.

이 특허를 인용한 특허 (4)

  1. Patel, Parin, Alternately sensing voltage on supply side or load side of a power gate of an electronic device and modifying feedback input of a power supply controlled by the power gate based on which side of the power gate is currently sensed.
  2. Sodhi, Inder M.; Damaraju, Satish K.; Jahagirdar, Sanjeev S.; Wells, Ryan D., Method, apparatus, and system for energy efficiency and energy conservation including dynamic cache sizing and cache operating voltage management for optimal power performance.
  3. Sodhi, Inder M.; Rotem, Efraim; Naveh, Alon; Jahagirdar, Sanjeev S.; George, Varghese, Method, apparatus, and system for energy efficiency and energy conservation including energy efficient processor thermal throttling using deep power down mode.
  4. Sodhi, Inder M.; Naveh, Alon; Zelikson, Michael; Jahagirdar, Sanjeev s.; George, Varghese, Method, apparatus, and system for energy efficiency and energy conservation including improved processor core deep power down exit latency by using register secondary uninterrupted power supply.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로