$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Field programmable gate array and microcontroller system-on-a-chip

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-015/00
출원번호 US-0345409 (2008-12-29)
등록번호 US7886130 (2011-01-26)
발명자 / 주소
  • Kundu, Arunangshu
  • Goldfein, Arnold
  • Plants, William C.
  • Hightower, David
출원인 / 주소
  • Actel Corporation
대리인 / 주소
    Lewis and Roca LLP
인용정보 피인용 횟수 : 1  인용 특허 : 22

초록

A system-on-a-chip integrated circuit has a field programmable gate array core having logic clusters, static random access memory modules, and routing resources, a field programmable gate array virtual component interface translator having inputs and outputs, wherein the inputs are connected to the

대표청구항

What is claimed is: 1. An integrated circuit comprising:a field programmable gate array (FPGA) core having logic clusters and static random access memory modules, the FPGA core having programmable routing resources;a system bus configured to convey signals within the integrated circuit;a FPGA virtua

이 특허에 인용된 특허 (22)

  1. Agarwal Anant, Circuit partitioning technique for use with multiplexed inter-connections.
  2. Freeman Ross H. (San Jose CA), Configurable electrical circuit having configurable logic elements and configurable interconnects.
  3. DeHon Andre ; Bolotski Michael ; Knight ; Jr. Thomas F., DPGA-coupled microprocessors.
  4. Houlberg Christian L. (9524 Oneida St. Ventura CA 93004) Pacl Jeffrey J. (1024 E. Stroube St. Oxnard CA 93030), Digital interface circuit.
  5. Cioffi John M. (Cupertino CA), Discrete multi-tone data transmission system using an overhead bus for synchronizing multiple remote units.
  6. Sample Stephen P. ; Bershteyn Mikhail ; Butts Michael R. ; Bauer Jerry R., Emulation system with time-multiplexed interconnect.
  7. Kundu, Arunangshu; Goldfein, Arnold; Plants, William C.; Hightower, David, Field programmable gate array and microcontroller system-on-a-chip.
  8. Kundu, Arunangshu; Goldfein, Arnold; Plants, William C.; Hightower, David, Field programmable gate array and microcontroller system-on-a-chip.
  9. Kundu,Arunangshu; Goldfein,Arnold; Plants,William C.; Hightower,David, Field programmable gate array and microcontroller system-on-a-chip.
  10. Cooke Laurence H. ; Phillips Christopher E. ; Wong Dale, Integrated processor and programmable data path chip for reconfigurable computing.
  11. Mirsky, Ethan; French, Robert; Eslick, Ian, Local control of multiple context processing elements with major contexts and minor contexts.
  12. Mirsky Ethan A., Method and apparatus for configuring arbitrary sized data paths comprising multiple context processing elements.
  13. Mirsky Ethan ; French Robert ; Eslick Ian, Method and apparatus for controlling configuration memory contexts of processing elements in a network of multiple cont.
  14. Meyer Thomas John ; Anderson Bruce James ; Liu Tianmin, Method and apparatus for providing control channel communications for an information distribution system.
  15. van der Wal Gooitzen Siemen ; Hansen Michael Wade ; Piacentino Michael Raymond ; Brehm Frederic William, Modular parallel-pipelined vision system for real-time video processing.
  16. Yazolino Lauren F. (Orinda CA) Davidov Mircho A. (Alamo CA), Multi-standard cable television system.
  17. Semerau Jon M. (Maplewood MN) Sonnek Christopher D. (North St. Paul MN) Hinel Brian J. (St. Paul MN) Musegades Steven J. (Maplewood MN), Multiplexing character processor.
  18. Tomizawa Akimori (Tokyo JPX), Pay television system.
  19. Rupp Charle R., Reconfigurable computer architecture for use in signal processing applications.
  20. Saraph,Girish P., Routing scheme based on virtual space representation.
  21. Gemelli, Riccardo; Pavesi, Marco; De Blasio, Giuseppe, System of distributed microprocessor interfaces toward macro-cell based designs implemented as ASIC or FPGA bread boarding and relative common bus protocol.
  22. Elgamal Abbas (Palo Alto CA) El-Ayat Khaled A. (Cupertino CA) Mohsen Amr (Saratoga CA), User programmable integrated circuit interconnect architecture and test method.

이 특허를 인용한 특허 (1)

  1. Beal, Samuel W.; Kaptanoglu, Sinan; Lien, Jung-Cheun; Shu, William; Chan, King W.; Plants, William C., Enhanced field programmable gate array.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트