$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method, system, and apparatus for rerouting interrupts in a multi-core processor 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-001/00
출원번호 US-0967799 (2007-12-31)
등록번호 US7962771 (2011-05-31)
발명자 / 주소
  • Song, Justin
  • Bodas, Devadatta V.
  • Falik, Ohad
  • Naveh, Alon
  • Pardo, Ilan
  • Aggarwal, Anil
  • Muthrasanallur, Sridhar
  • Crossland, James B.
출원인 / 주소
  • Intel Corporation
대리인 / 주소
    Caven & Aghevli LLC
인용정보 피인용 횟수 : 14  인용 특허 : 10

초록

A method, system, and apparatus may route an interrupt to a first core of a plurality of cores of a multi-core system. If the first core is in an idle or low power state, or operating in a power state at or below a threshold power state, a core in a least idle state may be found. The interrupt may b

대표청구항

The invention claimed is: 1. A method comprising:routing an interrupt to a first core of a plurality of cores of a multi-core system; andif the first core is in a power state at or below a threshold power state:determining a second core of the plurality of cores which is in a highest power state amo

이 특허에 인용된 특허 (10)

  1. Horrigan, John W.; Thangavelu, Namasivayam; Vargese, George; Holscher, Brian, Cache flushing.
  2. Orenstien,Doron; Ronen,Ronny, Distribution of processing activity in a multiple core microprocessor.
  3. Guy Charles B. (Hillsboro OR) Cadambi Sudarshan B. (Beaverton OR) Gutmann Michael J. (Portland OR) Bhasker Narjala (Portland OR) Trethewey Jim R. (Beaverton OR) McArdle Brian J. (Beaverton OR), Interrupt distribution scheme for a computer bus.
  4. Kaushik,Shivnandan D.; Horigan,John W.; Naveh,Alon; Crossland,James B., Mechanism for processor power state aware distribution of lowest priority interrupt.
  5. Osecky, Benjamin D.; Gaither, Blaine D., Method and apparatus for providing continued operation of a multiprocessor computer system after detecting impairment of a processor cooling device.
  6. Pentkovski, Vladimir; Garg, Vivek; Iyer, Narayanan S.; Keshava, Jagannath, Method and apparatus for shared cache coherency for a chip multiprocessor or multiprocessor system.
  7. Ahmad,Sagheer; Norden,Erik; Ober,Rob, Microprocessor idle mode management system.
  8. Woods Greg (San Jose CA) Bassett Carol (Cupertino CA) Campbell Robert (Cupertino CA), Redirection of interrupts to microprocessors.
  9. George, Varghese; Gamsaragan, Edward; Pentkovski, Vladimir M.; Buch, Deep K.; Zagacki, Paul, Selective interrupt delivery to multiple processors having independent operating systems.
  10. Barnes Cooper, Thermal control within systems having multiple CPU performance states.

이 특허를 인용한 특허 (14)

  1. Albrecht, Udo; Jung, Michael; Nass, Elke, Cache optimized balanced handling of initiatives in a non-uniform multiprocessor computing system.
  2. Hayashi, Masayuki, Computer system, host-bus-adaptor control method, and program thereof.
  3. Muralidhar, Rajeev; Seshadri, Harinarayanan; Rudramuni, Vishwesh M., Constrained boot techniques in multi-core platforms.
  4. Mowry, Anthony C.; Farber, David G.; Austin, Michael J.; Moore, John E., Heat management using power management information.
  5. McMenamin, David; Scobie, James Andrew Collier, Interrupt controller and a method of controlling processing of interrupt requests by a plurality of processing units.
  6. Feehrer, John R.; Tsai, Fred Han-Ching; Vahidsafa, Ali; Jairath, Sumti, Interrupt processing unit for preventing interrupt loss.
  7. Nakahashi, Isamu; Takaba, Nobuhide; Matsuda, Kazuki, Multiprocessor system configured as system LSI.
  8. Raffman, Andrew; Kim, Minsang; Wohlgemuth, Jason; Brown, Tristan; Barakat, Youssef; Fatemieh, Omid, Operating system-managed interrupt steering in multiprocessor systems.
  9. Raffman, Andrew; Kim, Minsang; Wohlgemuth, Jason; Brown, Tristan; Barakat, Youssef; Fatemieh, Omid, Operating system-managed interrupt steering in multiprocessor systems.
  10. Muralidhar, Rajeev D.; Seshadri, Harinarayanan; Rudramuni, Vishwesh M.; Quinzio, Richard; Fiat, Christophe; Zayet, Aymen; Singh, Youvedeep; Mansoor, Illyas M., Platform power consumption reduction via power state switching.
  11. Axnix, Christine; Gaertner, Ute; Lang, Jakob C.; Nunez Mencias, Angel, Processing interrupt requests.
  12. Axnix, Christine; Gaertner, Ute; Lang, Jakob C.; Nunez Mencias, Angel, Processing interrupt requests.
  13. Davis, Mark Bradley; Borland, David James; Evans, Barry Ross, System and method for high-performance, low-power data center interconnect fabric.
  14. Park, Jinyoung, Systems on chips having interrupt proxy functions and interrupt processing methods thereof.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로