$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Methods of verifying functional equivalence between FPGA and structured ASIC logic cells 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-009/45
출원번호 US-0152217 (2008-05-12)
발명자 / 주소
  • Yuan, Jinyong
  • Park, Ji
출원인 / 주소
  • Altera Corporation
대리인 / 주소
    Ropes & Gray LLP
인용정보 피인용 횟수 : 1  인용 특허 : 22

초록

Structured ASIC circuitry that is intended to be functionally equivalent to a programmed block of FPGA circuitry (e.g., a programmed FPGA LUT) is verified for such functional equivalence by using the specification (logical or physical) for the structured ASIC circuitry as a starting point for an FPG

대표청구항

What is claimed is: 1. A method of verifying that a unit of structured ASIC circuitry will perform the function that a starting programmed look-up table in an FPGA will perform, the method comprising:performing an FPGA design project on a logical design specification for the unit of structured ASIC

이 특허에 인용된 특허 (22)

  1. El Kik,Tony S.; Seaman,Anthony W.; Siegel,Stefan A., Adjusting settings of an I/O circuit for process, voltage, and/or temperature variations.
  2. Chua,Kar Keng; Cheung,Sammy, Application-specific integrated circuit equivalents of programmable logic and associated methods.
  3. Singh,Satwant; Tsui,Cyrus, Delay-matched ASIC conversion of a programmable logic device.
  4. Koga,Chiaki; Tsuda,Masayuki; Nakayama,Akitsugu, Development method for integrated circuits, program storage medium for storing the development method for integrated circuits, and concurrent development system, development program, and development .
  5. New Bernard J., Field programmable gate array with distributed gate-array functionality.
  6. New Bernard J., Field programmable gate array with mask programmable I/O drivers.
  7. New Bernard J., Field programmable gate array with mask programmable I/O drivers.
  8. Tavana Danesh ; Yee Wilson K. ; Trimberger Stephen M., Integrated circuit with field programmable and application specific logic areas.
  9. Tavana Danesh ; Yee Wilson K. ; Trimberger Stephen M., Integrated circuit with field programmable and application specific logic areas.
  10. Park,Jim; Iotov,Mihail; Wenzler,Michael V., Method and apparatus for comparing and synchronizing programmable logic device user configuration dataset versions.
  11. De Martin,Juan Carlos; Servetti,Antonio; Vecchietti,Marco, Method and system for decoding variable length encoded signals, computer program product therefor.
  12. Glenn A. Baxter, Method for converting programmable logic devices into standard cell devices.
  13. Baxter, Glenn A., Method for improving area in reduced programmable logic devices.
  14. Yuan,Jinyong; Chua,Kar Keng; Park,Ji, Methods for creating and expanding libraries of structured ASIC logic and other functions.
  15. Schleicher, II,James G.; Karchmer,David, Methods for producing equivalent field-programmable gate arrays and structured application specific integrated circuits.
  16. Schleicher, II,James G; Yuan,Jinyong, Methods for producing equivalent logic designs for FPGAs and structured ASIC devices.
  17. Tan,Kim Pin; Chua,Kar Keng, Methods for producing structured application-specific integrated circuits that are equivalent to field-programmable gate arrays.
  18. Park,Ji; Yuan,Jinyong; Chua,Kar Keng; Puchkaryov,Evgenii, Methods for storing and naming static library cells for lookup by logic synthesis and the like.
  19. Yuan,Jinyong; Baeckler,Gregg William; Schleicher, II,James G; Hutton,Michael, Methods of producing application-specific integrated circuit equivalents of programmable logic.
  20. Foo,Loke Yip, Optimizing logic in non-reprogrammable logic devices.
  21. Watkins, Daniel, Programmable ASIC.
  22. Baxter, Glenn A., Programmable logic device structures in standard cell devices.

이 특허를 인용한 특허 (1)

  1. Kato, Kei, Data processing apparatus and validity verification method.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로