$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Device and method for limiting Di/Dt caused by a switching FET of an inductive switching circuit 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H03K-017/04
출원번호 US-0479552 (2009-06-05)
등록번호 US7999600 (2011-08-03)
발명자 / 주소
  • Havanur, Sanjay
출원인 / 주소
  • Alpha and Omega Semiconductor, Inc.
대리인 / 주소
    Chein-Hwa Tsao CH Emily LLC
인용정보 피인용 횟수 : 2  인용 특허 : 9

초록

A circuit for limiting di/dt caused by a main switching FET during its turn-off against an inductive switching circuit is proposed. The circuit for limiting di/dt includes an auxiliary inductor in series with the main switching FET for inducing an auxiliary inductive voltage proportional to di/dt; a

대표청구항

What is claimed are: 1. A circuit for limiting di/dt caused by a main switching FET during its unclamped or partially unclamped inductive turn-off, the circuit comprises an intervening auxiliary inductor having a first terminal in series connection with the main switching FET through its source; and

이 특허에 인용된 특허 (9)

  1. Havanur, Sanjay, Device and method for limiting Di/Dt caused by a switching FET of an inductive switching circuit.
  2. Kawakami Kazuto (Tokyo JPX), Gate drive circuit for voltage-driven type power switching device.
  3. Herbert,Edward, Gate drive method and apparatus for reducing losses in the switching of MOSFETs.
  4. Wendt, Michael; Thoma, Lenz; Wicht, Bernhard, High side/low side driver device for switching electrical loads.
  5. Clemente Stefano, Method of controlling the switching DI/DT and DV/DT of a MOS-gated power transistor.
  6. Archer Michael Anthony,GB2 ; Hodgetts Paul,GB2 ; Mannerfelt Carl,SEX ; Larsson Johan,SEX, Method of operating a drive circuit for a solenoid.
  7. Filippo, Roberto; Novelli, Aldo; Gariboldi, Roberto; Genova, Angelo, Methods and apparatus for preventing inadvertent activation of power devices.
  8. Asakawa Tatsushi (Suwa JPX) Morozumi Shinji (Suwa JPX), Selectively adjustable voltage detection integrated circuit.
  9. Jones Steven C. (Garland TX) Chen Wayne T. (Plano TX), Turn-off circuit to provide a discharge path from a first node to a second node.

이 특허를 인용한 특허 (2)

  1. Choi, Hangseok; Huang, Wei-Hsuan; Chen, Cheng-Sung, Gate pre-positioning for fast turn-off of synchronous rectifier.
  2. Cao, Hai; Shi, Si; Tu, Rui; Qu, Bo, Power gating.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로