검색연산자 | 기능 | 검색시 예 |
---|---|---|
() | 우선순위가 가장 높은 연산자 | 예1) (나노 (기계 | machine)) |
공백 | 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 | 예1) (나노 기계) 예2) 나노 장영실 |
| | 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 | 예1) (줄기세포 | 면역) 예2) 줄기세포 | 장영실 |
! | NOT 이후에 있는 검색어가 포함된 문서는 제외 | 예1) (황금 !백금) 예2) !image |
* | 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 | 예) semi* |
"" | 따옴표 내의 구문과 완전히 일치하는 문서만 검색 | 예) "Transform and Quantization" |
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) | G06F-003/00 H04L-012/56 |
미국특허분류(USC) | 710/052; 710/053; 710/062; 710/071; 710/302; 345/098; 345/204 |
출원번호 | US-0292883 (2008-11-28) |
등록번호 | US-8127056 (2012-02-28) |
우선권정보 | JP-2005-083540 (2005-03-23) |
발명자 / 주소 | |
출원인 / 주소 | |
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 0 인용 특허 : 8 |
A data transfer control device including: a link controller which analyzes a packet received through a serial bus; a packet detection circuit which detects completion or start of packet reception based on analysis result of the received packet; first and second packet buffers into which the packet received through the serial bus is written; and a switch circuit which switches a write destination of the received packet. When a Kth packet has been written into one of the first and second packet buffers and completion of reception of the Kth packet or start...
1. A data transfer control device comprising: a packet analysis circuit that analyzes a first packet transmitted to the data transfer control device, and that outputs an analysis result of the first packet;a first packet buffer that receives the first packet;a second packet buffer that receives a second packet transmitted to the data transfer control device after the first packet;a switch circuit that supplies the first packet to the first packet buffer and the second packet to the second packet buffer based on the analysis result; anda packet detection ...