$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Semiconductor memory device and manufacturing method thereof

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/44
  • H01L-021/48
출원번호 US-0005350 (2011-01-12)
등록번호 US-8298940 (2012-10-30)
우선권정보 JP-2005-191257 (2005-06-30)
발명자 / 주소
  • Ishino, Masakazu
  • Ikeda, Hiroaki
  • Shibata, Kayoko
출원인 / 주소
  • Elpida Memory, Inc.
대리인 / 주소
    McDermott Will & Emery LLP
인용정보 피인용 횟수 : 3  인용 특허 : 12

초록

A semiconductor memory device has a plurality of core chips and an interface chip, whose specification can be easily changed, while suppressing the degradation of its reliability. The device has an interposer chip. First internal electrodes connected to core chips are formed on the first surface of

대표청구항

1. A method of manufacturing the semiconductor memory device comprising: providing the semiconductor memory device, including: an interposer chip that has a plurality of first internal electrodes formed on a first surface, a plurality of second internal electrodes formed on a second surface opposite

이 특허에 인용된 특허 (12)

  1. Tsunashima Yoshitaka,JPX, Chip for multi-chip semiconductor device and method of manufacturing the same.
  2. Glenn, Thomas P.; Webster, Steven; DiCaprio, Vincent, Chip size semiconductor packages with stacked dies.
  3. Lee,Kang Wook; Kim,Gu Sung; Jang,Dong Hyeon; Baek,Seung Duk; Chung,Jae Sik, Chip stack package and manufacturing method thereof.
  4. Chen,Howard Hao; Hsu,Louis Lu Chen, Device and method for fabricating double-sided SOI wafer scale package with through via connections.
  5. Honn ; James J. ; Stuby ; Kenneth P., Electrical package for LSI devices and assembly process therefor.
  6. Sunohara, Masahiro; Murayama, Kei; Koyama, Toshinori; Kobayashi, Kazutaka; Higashi, Mitsutoshi, Electronic parts packaging structure and method of manufacturing the same.
  7. Maniam Alagaratnam ; Kishor V. Desai ; Sunil A. Patel, Interposer for semiconductor package assembly.
  8. Fukase,Katsuya; Wakabayashi,Shinichi, Interposer method of fabricating same, and semiconductor device using the same having two portions with different constructions.
  9. Burdick, Jr., William E.; Rose, James W., Interposer, interposer package and device assembly employing the same.
  10. Kaneyoshi Takeshita JP; Toshiharu Yanagida JP, Semiconductor device.
  11. Kurihara, Kazuaki; Shioga, Takeshi; Baniecki, John D., Semiconductor device, method of manufacturing the same.
  12. Poo, Chia Yong; Jeung, Boon Suan; Waf, Low Siu; Yu, Chan Min; Loo, Neo Yong; Kwang, Chua Swee, Wafer level stackable semiconductor package.

이 특허를 인용한 특허 (3)

  1. Yen, Lee-Sheng; Wang, Doau-Tzu, Method of manufacturing a package substrate.
  2. Hiraishi, Atsushi; Sugano, Toshio; Takai, Yasuhiro, Semiconductor device having silicon interposer on which semiconductor chip is mounted.
  3. Seo, Sun-kyoung; Jo, Cha-jea; Ha, Soo-hyun, Semiconductor package.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트