최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0245909 (2011-09-27) |
등록번호 | US-8338230 (2012-12-25) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 0 인용 특허 : 3 |
A system and method are provided in which a first chip in a stacked multi-chip module configuration is affixed via one or more adhesion layers to a first portion of a partitioned interposer unit. Planar partitions of the interposer are physically bonded via multiple solder “bumps,” which possess hig
1. A method, comprising: providing a substrate;providing first and second integrated circuit dies, wherein each of said dies comprises a top surface and a bottom surface;coupling said bottom surface of the first die to the substrate;providing an interposer having a lower portion and an upper portion
※ AI-Helper는 부적절한 답변을 할 수 있습니다.