최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0045289 (2011-03-10) |
등록번호 | US-8367429 (2013-02-05) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 0 인용 특허 : 4 |
The present disclosure provides a semiconductor manufacturing method. The method includes defining a plurality of time regions of pad life for a polishing pad in a chemical mechanical polishing (CMP) system; assigning a ladder coefficient to the polishing pad according to the plurality of time regio
1. A semiconductor manufacturing method, comprising: defining a plurality of time regions of pad life for a polishing pad in a chemical mechanical polishing (CMP) system;assigning a ladder coefficient to the polishing pad according to the plurality of time regions of pad life;defining a plurality of
※ AI-Helper는 부적절한 답변을 할 수 있습니다.