최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0682787 (2007-03-06) |
등록번호 | US-8386553 (2013-02-26) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 5 인용 특허 : 286 |
A plurality of specialized processing blocks in a programmable logic device, including multipliers and circuitry for adding results of those multipliers, can be configured as a larger multiplier by adding to the specialized processing blocks selectable circuitry for shifting multiplier results befor
1. A specialized processing block for a programmable logic device, said specialized processing block comprising: a plurality of multipliers; andcircuitry for adding and/or subtracting and/or accumulating outputs of said multipliers; wherein:at least one of said multipliers has a respective sign cont
※ AI-Helper는 부적절한 답변을 할 수 있습니다.