$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Image sensor pixels with back-gate-modulated vertical transistor

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/02
  • H01L-027/148
출원번호 US-0004338 (2011-01-11)
등록번호 US-8471310 (2013-06-25)
발명자 / 주소
  • Hynecek, Jaroslav
출원인 / 주소
  • Aptina Imaging Corporation
대리인 / 주소
    Treyz Law Group
인용정보 피인용 횟수 : 16  인용 특허 : 9

초록

Image sensor arrays may include image sensor pixels each having at least one back-gate-modulated vertical transistor. The back-gate-modulated vertical transistor may be used as a source follower amplifier. An image sensor pixel need not include an address transistor. The image sensor pixel with the

대표청구항

1. An image sensor pixel circuit, comprising: a photosensitive element; anda transistor having a drain region, a source region, and a body region, wherein the body region serves as a floating diffusion region for the image sensor pixel circuit, wherein the source and drain regions have a first dopin

이 특허에 인용된 특허 (9)

  1. Guidash, Robert M., Active Pixel Sensor with wired floating diffusions and shared amplifier.
  2. Lee Paul P. (Pittsford NY) Guidash Robert M. (Rush NY) Lee Teh-Hsuang (Webster NY) Stevens Eric G. (Rochester NY), Active pixel sensor integrated with a pinned photodiode.
  3. Kudo Hiroaki,JPX ; Watanabe Takashi,JPX, Amplifying type solid-state imaging device and amplifying type solid-state imaging apparatus.
  4. Bergemont Albert (Palo Alto CA) Mead Carver A. (Pasadena CA) Chi Min-hwa (Palo Alto CA) Haggag Hosam (Santa Clara CA), Base capacitor coupled photosensor with emitter tunnel oxide for very wide dynamic range in a contactless imaging array.
  5. Hirota, Isao; Segami, Masahiro; Nakayama, Kenji, Method and apparatus for driving a semiconductor device including driving of signal charges within and outside an effective transfer period.
  6. Tohru Watanabe JP; Shuichi Nakano JP, Method and apparatus for driving solid state image sensor.
  7. Yonemoto Kazuya,JPX, Scanning switch transistor for solid state imaging device.
  8. Hamasaki Masaharu (Kanagawa JPX), Solid state image sensing device.
  9. Yonemoto Kazuya (Tokyo JPX), Solid-state image sensor output MOSFET amplifier with MOSFET load.

이 특허를 인용한 특허 (16)

  1. Anderson, Brent A.; Bu, Huiming; Hook, Terence B.; Lie, Fee Li; Wang, Junli, Bottom source/drain silicidation for vertical field-effect transistor (FET).
  2. Ihara, Hisanori; Ahn, Jungchak, CMOS image sensors including a vertical source follower gate.
  3. Mochizuki, Shogo; Wang, Junli, Fabrication of a vertical fin field effect transistor with an asymmetric gate structure.
  4. Hynecek, Jaroslav, Image sensor pixels having built-in variable gain feedback amplifier circuitry.
  5. Hynecek, Jaroslav, Image sensor pixels having p-channel source follower transistors and increased photodiode charge storage capacity.
  6. Basker, Veeraraghavan S.; Cheng, Kangguo; Standaert, Theodorus E.; Wang, Junli, Precise control of vertical transistor gate length.
  7. Basker, Veeraraghavan S.; Cheng, Kangguo; Standaert, Theodorus E.; Wang, Junli, Precise control of vertical transistor gate length.
  8. Basker, Veeraraghavan S.; Cheng, Kangguo; Standaert, Theodorus E.; Wang, Junli, Precise control of vertical transistor gate length.
  9. Anderson, Brent A.; Lie, Fee Li; Wang, Junli, Self-aligned shallow trench isolation and doping for vertical fin transistors.
  10. Anderson, Brent A.; Lie, Fee Li; Wang, Junli, Self-aligned shallow trench isolation and doping for vertical fin transistors.
  11. Anderson, Brent A.; Bu, Huiming; Hook, Terence B.; Lie, Fee Li; Wang, Junli, Silicidation of bottom source/drain sheet using pinch-off sacrificial spacer process.
  12. Anderson, Brent A.; Bu, Huiming; Hook, Terence B.; Lie, Fee Li; Wang, Junli, Silicidation of bottom source/drain sheet using pinch-off sacrificial spacer process.
  13. Anderson, Brent A.; Bu, Huiming; Lie, Fee Li; Nowak, Edward J.; Wang, Junli, Vertical FET structure.
  14. Mochizuki, Shogo; Wang, Junli, Vertical FET with strained channel.
  15. Anderson, Brent A.; Bentley, Steven; Lim, Kwan-Yong; Niimi, Hiroaki; Wang, Junli, Vertical channel field-effect transistor (FET) process compatible long channel transistors.
  16. Basker, Veeraraghavan S.; Cheng, Kangguo; Standaert, Theodorus E.; Wang, Junli, Vertical transistor with a body contact for back-biasing.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트