$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Computing the processor desires of jobs in an adaptively parallel scheduling environment 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-009/46
  • G06F-015/173
출원번호 US-0729176 (2007-03-28)
등록번호 US-8510741 (2013-08-13)
발명자 / 주소
  • Leiserson, Charles E.
  • Agrawal, Kunal
  • Hsu, Wen-Jing
  • He, Yuxiong
출원인 / 주소
  • Massachusetts Institute of Technology
대리인 / 주소
    Nields, Lemack & Frame, LLC
인용정보 피인용 횟수 : 4  인용 특허 : 18

초록

The present invention describes a system and method for scheduling jobs on a multiprocessor system. The invention includes schedulers for use in both work-sharing and work-stealing environments. Each system utilizes a task scheduler using historical usage information, in conjunction with a job sched

대표청구항

1. A non-transitory computer-readable medium storing a plurality of computer executable instructions which, when executed, perform a method of generating an indication of a particular job's desired processor allocation, where said indication is to be used to allocate processing resources among a plu

이 특허에 인용된 특허 (18)

  1. Donald Edward Carmon ; Frank Edward Grieco ; Llewellyn Bradley Marshall, IV, Apparatus for pacing cycle steals from a data processor and methods for implementing the same.
  2. Yamasaki Takashi (Itami JPX) Kuroda Sachie (Itami JPX), DMA control for continuing transfer to input/output device in a cycle steal mode.
  3. Hardwick Jonathan C.,GBX, Dynamic load balancing among processors in a parallel computer.
  4. Mullen David Clarence, Dynamically assigning priorities for the allocation of server resources to completing classes of work based upon achievement of server level goals.
  5. Willen,James W.; Merten,James F., Hierarchical affinity dispatcher for task management in a multiprocessor computer system.
  6. Horst Robert W. (Champaign IL), Method and apparatus for synchronizing a plurality of processors.
  7. Engelstad Steven L. (Lisle IL) Falck Keith F. (Naperville IL) Vandendorpe James E. (Naperville IL), Method for automatic memory reclamation for object-oriented systems with real-time constraints.
  8. Boland Vernon K. ; Brasche Kevin R. ; Smith Kenneth A., Method for load balancing a per processor affinity scheduler wherein processes are strictly affinitized to processors an.
  9. Jin,Li Jie; Casati,Fabio; Shan,Ming Chien, Method of load balancing a distributed workflow management system.
  10. Hubbard,Edward A., Method of managing workloads and associated distributed processing system.
  11. Jensen, Craig; Staffer, Andrew; Thomas, Basil, Method, system and apparatus for scheduling computer micro-jobs to execute at non-disruptive times and modifying a minimum wait time between the utilization windows for monitoring the resources.
  12. Doi Toshio (Hyogo JPX), Microcomputer that transfers address and control to a debugging routine when an input address is a breakpoint address an.
  13. Carmon Donald Edward, Monitoring processor execution cycles to prevent task overrun in multi-task, hard, real-time system.
  14. Pal Shankar ; Bennett John G., Pledge-based resource allocation system.
  15. Green, Dustin; Grossman, IV, John Henry, Recording resources indicators.
  16. Sinha, Anand, System and method for adaptive allocation of threads to user objects in a computer system.
  17. Carmon Donald Edward ; Grieco Frank Edward ; Marshall ; IV Llewellyn Bradley, System for counting clock cycles stolen from a data processor and providing the count value to a second processor acces.
  18. Jean-Dominique, Sorace; Nasr-Eddine, Walehlane, System for processing by sets of resources.

이 특허를 인용한 특허 (4)

  1. Suarez Gracia, Dario; Kumar, Tushar; Natarajan, Aravind; Hastantram, Ravish; Cascaval, Gheorghe Calin; Zhao, Han, Data management for multiple processing units using data transfer costs.
  2. Raman, Arun, Efficient scheduling of multi-versioned tasks.
  3. Balakrishnan, Ganesh; Peyravian, Mohammad; Ramani, Srinivasan; Rogers, Brian M.; Vu, Ken V., Processor power optimization with response time assurance.
  4. Balakrishnan, Ganesh; Peyravian, Mohammad; Ramani, Srinivasan; Rogers, Brian M.; Vu, Ken V., Processor power optimization with response time assurance.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로