$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method of manufacturing an interconnect structure and design structure thereof 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/4763
출원번호 US-0418659 (2012-03-13)
등록번호 US-8563419 (2013-10-22)
발명자 / 주소
  • Yang, Chih-Chao
  • Chanda, Kaushik
  • Edelstein, Daniel C.
출원인 / 주소
  • International Business Machines Corporation
대리인 / 주소
    Brown, Katherine S.
인용정보 피인용 횟수 : 0  인용 특허 : 9

초록

A method of manufacturing the IC is provided, and more particularly, a method of fabricating a cap for back end of line (BEOL) interconnects that substantially eliminates electro-migration (EM) damage. The method includes forming an interconnect in an insulation material, and selectively depositing

대표청구항

1. A method of fabricating an interconnect structure comprising: forming an interconnect in an insulation material; andselectively depositing a metal cap material on the interconnect, the metal cap material comprising RuX, where X is at least one of Boron and Phosphorous,wherein the interconnect is

이 특허에 인용된 특허 (9)

  1. Sudijono, John; Hsia, Liang Ch O; Ping, Liu Wu, Copper recess formation using chemical process for fabricating barrier cap for lines and vias.
  2. Chen, Shyng-Tsong; Dalton, Timothy J.; Davis, Kenneth M.; Hu, Chao-Kun; Jamin, Fen F.; Kaldor, Steffen K.; Krishnan, Mahadevaiyer; Kumar, Kaushik; Lofaro, Michael F.; Malhotra, Sandra G.; Narayan, Ch, Copper recess process with application to selective capping and electroless plating.
  3. Marumo,Yoshinori, Electroless plating pre-treatment solution and electroles plating method.
  4. Yang, Chih-Chao; Chanda, Kaushik; Wang, Ping-Chuan, Interconnect structure with bi-layer metal cap.
  5. Cox,Carrie E.; Cranford, Jr.,Hayden C.; Shaw,Kenneth J.; Turcotte,Marc R., Nodal charge compensation for SST driver having data mux in output stage.
  6. Chao-Kun Hu ; Robert Rosenberg ; Judith Marie Rubino ; Carlos Juan Sambucetti ; Anthony Kendall Stamper, Reduced electromigration and stressed induced migration of Cu wires by surface coating.
  7. Joshi Rajiv V. (Yorktown Heights NY) Cuomo Jerome J. (Lincolndale NY) Dalal Hormazdyar M. (Milton NY) Hsu Louis L. (Fishkill NY), Refractory metal capped low resistivity metal conductor lines and vias.
  8. Joshi Rajiv V. ; Cuomo Jerome J. ; Dalal Hormazdyar M. ; Hsu Louis L., Refractory metal capped low resistivity metal conductor lines and vias formed using PVD and CVD.
  9. Dubin Valery M. (Cupertino CA) Schacham-Diamand Yosi (Ithaca NY) Zhao Bin (Irvine CA) Vasudev Prahalad K. (Austin TX) Ting Chiu H. (Saratoga CA), Use of cobalt tungsten phosphide as a barrier material for copper metallization.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로