$\require{mediawiki-texvc}$
  • 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색도움말
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"

통합검색

도움말도움말
상세검색 다국어 입력

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

특허 상세정보

MyON담기
내보내기 페이스북 공유 카카오톡 공유

Integrated apparatus to assure wafer quality and manufacturability

특허상세정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판) H01L-021/67    H01L-021/677   
미국특허분류(USC) 414/222.01; 414/217; 414/217.1; 414/935; 414/939
출원번호 US-0869171 (2010-08-26)
등록번호 US-8616821 (2013-12-31)
발명자 / 주소
  • Ku, Shao-Yen
  • Yang, Chi-Ming
  • Chiang, Ming-Tsao
  • Tzeng, Yu-Fen
  • Lin, Chin-Hsiang
출원인 / 주소
  • Taiwan Semiconductor Manufacturing Company, Ltd.
대리인 / 주소
    Haynes and Boone, LLP
인용정보 피인용 횟수 : 5  인용 특허 : 18
초록

The present disclosure provides a system and method for processing a semiconductor substrate wherein a substrate is received at a load lock interface. The substrate is transferred from the load lock interface to a process module using a first module configured for unprocessed substrates. A manufacturing process is performed on the substrate within the process module. Thereafter, the substrate is transferred from the process module to the load lock interface using a second module configured for processed substrates.

대표
청구항
▼

1. A system comprising: a central transfer chamber;a plurality of process modules disposed proximate to the central transfer chamber wherein each of the plurality of process modules is operable to perform a semiconductor device fabrication process;a load lock chamber connected to the central transfer chamber, wherein a first end of the load lock chamber is connected to the central transfer chamber; anda load lock interface connected to the load lock chamber, wherein the load lock interface is connected to the load lock chamber at a second end, the second...

인용문헌 (18)

  1. Shinya, Hiroshi; Mizumoto, Kazuyoshi; Hayashida, Kazuhisa; Sekimoto, Eiichi, Apparatus and method of thermal processing and method of pattern formation.
  2. Davis Cecil J. (Greenville TX) Spencer John E. (Plano TX) Hockersmith Dan T. (Garland TX) Hildenbrand Randall C. (Richardson TX) Brown Frederick W. (Colleyville TX) Kohan Stanford P. (Garland TX), Automated single slice powered load lock plasma reactor.
  3. Hofmeister, Christopher; Elliot, Martin R.; Krupyshev, Alexander; Hallisey, Joseph; Kraus, Joseph A.; Fosnight, William; Carbone, Craig J.; Blahnik, Jeffrey C.; Fong, Ho Yin Owen, Load lock fast pump vent.
  4. Yamamoto, Katsuhiko, Manufacturing method of semiconductor apparatus.
  5. Wang, Hougong; Xu, Zheng; Ngan, Kenny King-Tai, Method and apparatus for processing substrates in a system having high and low pressure areas.
  6. Spiegelman,Jeffrey J.; Alvarez, Jr.,Daniel; Tram,Allan; Holmes,Russell, Method for the removal of airborne molecular contaminants using oxygen gas mixtures.
  7. Alvarez, Jr., Daniel; Spiegelman, Jeffrey J., Method for the removal of airborne molecular contaminants using water gas mixtures.
  8. Kashiwagi, Akihide; Tokunaga, Kazuhiko; Suzuki, Toshihiko; Kimura, Hideki; Kataoka, Toyotaka; Suzuki, Atsushi; Tanaka, Shinji, Method of forming silicon oxide layer.
  9. Yudasaka, Ichio; Shimoda, Tatsuya; Seki, Shunichi, Method of manufacturing thin-film transistor.
  10. Tokunaga, Kenji, Method of purging wafer receiving jig, wafer transfer device, and method of manufacturing semiconductor device.
  11. Mu-Tsang Lin TW; Pin-Yi Hsin TW, Plasma etch method incorporating inert gas purge.
  12. Yoshida,Tetsuo; Sasaki,Yoshiaki; Saeki,Hiroaki; Taniyama,Yasushi; Takizawa,Hiroshi, Port structure in semiconductor processing system.
  13. Masahito Sugiura JP; Hiroshi Shinriki JP; Hideki Kiryu JP; Shintaro Aoyama JP, Processing apparatus and processing method.
  14. Biles, Peter J.; Pita, Mario V.; Luque, Sylvia M.; Nelson, Lauri M.; Mills, Robert H., Removal of post etch residuals on wafer surface.
  15. Ueda, Issei; Kudou, Hiroyuki, Substrate processing apparatus and substrate processing method.
  16. Hosek, Martin; Gilchrist, Ulysses, Substrate transport apparatus with multiple independently movable articulated arms.
  17. Guldi Richard L. ; Brooks Jimmie, System for processing wafers and cleaning wafer-handling implements.
  18. Kato Susumu (Isawa-Cho JPX) Yamaguchi Hirofumi (Sudama-Cho JPX), Vacuum process apparaus.

이 특허를 인용한 특허 (5)

  1. Huang, Chun-Jung; Lee, Chien-Fa; Lin, Yiang-Luen; Chin, Sam, Automated mask storage and retrieval system.
  2. Wood, Keith Freeman; Rodnick, Matthew Jonathon, Buffer station for thermal control of semiconductor substrates transferred therethrough and method of transferring semiconductor substrates.
  3. Cutilli, David F.; Hartnett, Matthew J.; Robishaw, Keith A.; Stefanski, Glenn M., Defect detection process in a semiconductor manufacturing environment.
  4. Lill, Thorsten; Vahedi, Vahid; Kristoffersen, Candi; Bailey, III, Andrew D.; Shen, Meihua; Raghavan, Rangesh; Bultman, Gary, Equipment front end module for transferring wafers and method of transferring wafers.
  5. Ku, Shao-Yen; Chen, Ming-Jung; Chung, Tzu Yang; Tseng, Chi-Yun; Chuang, Rui-Ping, Methods for transporting wafers between wafer holders and chambers.

IPC 상위 출원인