최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0826674 (2013-03-14) |
등록번호 | US-8765511 (2014-07-01) |
우선권정보 | KR-10-2012-0104395 (2012-09-20) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 0 인용 특허 : 18 |
A method for manufacturing a semiconductor device including at least one of the following steps: (1) Forming a lower electrode pattern on/over a substrate. (2) Forming a first interlayer insulating layer on the lower electrode pattern. (3) Forming an upper electrode pattern on the first interlayer i
1. A method comprising: forming a lower electrode pattern over a substrate;forming a first interlayer insulating layer over the lower electrode pattern;forming an upper electrode pattern over the first interlayer insulating layer;forming a passivation layer over a side of the upper electrode pattern
※ AI-Helper는 부적절한 답변을 할 수 있습니다.