[특허]Isolated wire structures with reduced stress, methods of manufacturing and design structures

Isolated wire structures with reduced stress, methods of manufacturing and design structures 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01L-021/4763
출원번호	US-0076707 (2013-11-11)
등록번호	US-8815733 (2014-08-26)
발명자 / 주소	Gambino, Jeffrey P. He, Zhong-Xiang Lee, Tom C.
출원인 / 주소	International Business Machines Corporation
대리인 / 주소	Cain, David
인용정보	피인용 횟수 : 0 인용 특허 : 18

초록 ▼

An integrated circuit (IC) including a set of isolated wire structures disposed within a layer of the IC, methods of manufacturing the same and design structures are disclosed. The method includes forming adjacent wiring structures on a same level, with a space therebetween. The method further includes forming a capping layer over the adjacent wiring structures on the same level, including on a surface of a material between the adjacent wiring structures. The method further includes forming a photosensitive material over the capping layer. The method further includes forming an opening in the photosensitive material between the adjacent wiring structures to expose the capping layer. The method further includes removing the exposed capping layer.

대표청구항 ▼

1. A method comprising: forming a capping layer over separate metal wiring structures, including on a surface of a dielectric layer exposed within a space between the separate metal wiring structures;forming a photosensitive material over the capping layer;forming an opening in the photosensitive material between the separate metal wiring structures to expose the capping layer; andremoving the exposed capping layer. 2. The method of claim 1, further comprising: forming a bond pad and wiring structures in the dielectric layer, at a predetermined level of a structure;forming vias in the dielectric layer, exposing the bond pad and the wiring structures;forming a diffusion barrier layer within the vias and exposed portions of the dielectric layer;forming a metal over the wiring structures, at a higher level of the structure, wherein the forming of the metal comprises: blocking a via over the bond pad; andforming the metal in the vias over the wiring structures and over portions of the diffusion barrier layer adjacent to the vias over the wiring structures; andpatterning of the metal to form the separate metal wiring structures with the space therebetween. 3. The method of claim 2, wherein the metal is copper formed by an electroplating process. 4. The method of claim 2, wherein: the photosensitive material is a positive tone polyimide material; andthe forming of the opening in the positive tone polyimide material comprises exposing the positive tone polyimide material to energy through a patterned mask, which will result in dissolution of portions of the positive tone polyimide material over the bond pad and between the two separate metal wiring structures, during a subsequent develop step. 5. The method of claim 4, further comprising hardening the positive tone polyimide material to form a mask, wherein: the hardening comprises an annealing process; andthe removing the exposed capping layer comprises a reactive ion etching process, using the hardened positive tone polyimide material as the mask. 6. The method of claim 5, wherein the reactive ion etching isolates the separate metal wiring structures. 7. The method of claim 5, wherein the reactive ion etching forms islands of the capping layer. 8. The method of claim 1, wherein the capping layer is SiN or TaN. 9. The method of claim 1, wherein the separate metal wiring structures are two separate metal wiring structures.

이 특허에 인용된 특허 (18)

Yakobson,Eric; Hurtubise,Richard; Witt,Christian; Chen,Qingyun, Capping of metal interconnects in integrated circuit electronic devices.
상세보기
Yang, Chih-Chao; Farooq, Mukta Ghate; Wong, Keith Kwong Hon; Yang, Haining, Enhanced interconnect structure.
상세보기
Chang, Nicole Meier; Korsh, George J.; Ahmed, Shafqat; Nugent, John; Nabighian, Ed, Guard ring extension to prevent reliability failures.
상세보기
Lin Keng-Chu,TWX ; Chen Kuang-Chao,TWX ; Chien Rong-Wu,TWX ; Hung Lian-Fa,TWX ; Tsai Pang-Yen,TWX ; Chang Ching-Chang,TWX, High stress oxide to eliminate BPSG/SiN cracking.
상세보기
Inagawa, Hiroshi; Machida, Nobuo; Oishi, Kentaro, Insulated gate type semiconductor device and method for fabricating the same.
상세보기
Braeckelmann Gregor ; Venkatraman Ramnath ; Herrick Matthew Thomas ; Simpson Cindy R. ; Fiordalice Robert W. ; Denning Dean J. ; Jain Ajay ; Capasso Cristiano, Method for forming a semiconductor device.
상세보기
Horak, David Vaclav; Koburger, III, Charles William; Mitchell, Peter H.; Nesbit, Larry Alan, Method for manufacturing a multi-level interconnect structure.
상세보기
Nogami Takeshi ; Dubin Valery ; Cheung Robin, Method of electroplating a copper or copper alloy interconnect.
상세보기
Stuart E. Greer, Method of forming copper interconnection utilizing aluminum capping film.
상세보기
Lin Kang-Cheng,TWX, Modified dual damascene process.
상세보기
Kang, Ki-Nyeng; Pyo, Young-Shin; Lee, Jae-Seob, Organic light emitting display device and method of manufacturing the same.
상세보기
Tang, Xianmin; Chung, Hua; Wang, Rongjun; Gopalraja, Praburam; Yu, Jick M.; Wang, Jenn Yue, Oxidized barrier layer.
상세보기
Liu, Chin-Ming, Packaging substrate and fabrication method thereof.
상세보기
Amundson,Karl R.; Danner,Guy M.; Duthaler,Gregg M.; Kazlas,Peter T.; Chen,Yu; Denis,Kevin L.; Kane,Nathan R.; Ritenour,Andrew P., Processes for forming backplanes for electro-optic displays.
상세보기
Lin, Mou-Shiung; Lo, Hsin-Jung; Chou, Chien-Kang; Chou, Chiu-Ming; Lin, Ching-San, Semiconductor chip with post-passivation scheme formed over passivation layer.
상세보기
Whitehair, Stanley Joseph; Gates, Stephen McConnell; Purushothaman, Sampath; Nitta, Satyanarayana V.; McGlashan-Powell, Maurice; Petrarca, Kevin S., Semiconductor devices containing a discontinuous cap layer and methods for forming same.
상세보기
Katherina Babich ; Alessandro Callegari ; Stephen Alan Cohen ; Alfred Grill ; Christopher Vincent Jahnes ; Vishnubhai Vitthalbhai Patel ; Sampath Purushothaman ; Katherine Lynn Saenger, Stabilization of fluorine-containing low-k dielectrics in a metal/insulator wiring structure by ultraviolet irradiation.
상세보기
Zhang, Lei; Jiang, Hunt Hang, Structure and method for forming a multilayered structure.
상세보기

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC

저장형식

Text(ASCII format)
Excel format
PIAS분석(.xls)

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

연합인증

Isolated wire structures with reduced stress, methods of manufacturing and design structures 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허에 인용된 특허 (18)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Isolated wire structures with reduced stress, methods of manufacturing and design structures 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허에 인용된 특허 (18)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트