$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Mixed-mode multiplier using hard and soft logic circuitry

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-007/523
출원번호 US-0447687 (2012-04-16)
등록번호 US-8856201 (2014-10-07)
발명자 / 주소
  • Langhammer, Martin
  • Lee, Kwan Yee Martin
  • Burney, Ali H.
출원인 / 주소
  • Altera Corporation
대리인 / 주소
    Ropes & Gray LLP
인용정보 피인용 횟수 : 0  인용 특허 : 12

초록

Multiplier circuitry that efficiently utilizes the hard and soft logic regions of a programmable logic device (PLD) is provided. The multiplier circuitry includes a partial product generation block, a compression block (e.g., a carry-save adder), and an carry-propagate adder stage. The partial produ

대표청구항

1. A programmable device comprising: an array of user-configurable logic regions arranged in rows and columns, each of said user-configurable logic regions having a first height dimension;at least one non-configurable logic region located within said array and being preconfigured to perform at least

이 특허에 인용된 특허 (12)

  1. Arakawa Fumio,JPX ; Nakagawa Norio,JPX ; Yamada Tetsuya,JPX ; Totsuka Yonetaro,JPX, Data processor and data processing system.
  2. Langhammer, Martin; Starr, Gregory; Hwang, Chiao Kai, Devices and methods with programmable logic and digital signal processing regions.
  3. Stuart F. Oberman, Early completion of iterative division.
  4. Stribaek,Morten; Paillier,Pascal, Extended-precision accumulation of multiplier output.
  5. Yuyun Liao ; David Roberts, Fast 16-B early termination implementation for 32-B multiply-accumulate unit.
  6. Farzad Chehrazi ; Vojin G. Oklobdzija ; Aamir A. Farooqui, High performance universal multiplier circuit.
  7. Winterrowd,Paul W., Multiplier circuit.
  8. Kelley Brian Todd ; Johnson David Mark, Multiply and accumulate circuit.
  9. Deng,Deli; Jebson,Anthony; Liao,Yuyun; Paver,Nigel C.; Strazdus,Steve J., Multiply-accumulate (MAC) unit for single-instruction/multiple-data (SIMD) instructions.
  10. Kwon, Ohsang; Nowka, Kevin J., Pre-reduction technique within a multiplier/accumulator architecture.
  11. Abbott Curtis, Reconfigurable arithmetic datapath.
  12. Peter Ying Kay Cheung GB; Simon Dominic Haynes GB, Reconfigurable multiplier array.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트