$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method of making a semiconductor device including barrier layers for copper interconnect

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/532
  • H01L-023/48
  • H01L-021/44
  • H01L-021/768
출원번호 US-0151857 (2014-01-10)
등록번호 US-8975749 (2015-03-10)
발명자 / 주소
  • Liu, Nai-Wei
  • Wu, Zhen-Cheng
  • Huang, Cheng-Lin
  • Huang, Po-Hsiang
  • Wang, Yung-Chih
  • Su, Shu-Hui
  • Chen, Dian-Hau
  • Mii, Yuh-Jier
출원인 / 주소
  • Taiwan Semiconductor Manufacturing Company, Ltd.
대리인 / 주소
    Lowe Hauptman & Ham, LLP
인용정보 피인용 횟수 : 1  인용 특허 : 9

초록

A method of making a semiconductor device includes forming a dielectric layer over a semiconductor substrate. The method further includes forming a copper-containing layer in the dielectric layer, wherein the copper-containing layer has a first portion and a second portion. The method further includ

대표청구항

1. A method of making a semiconductor device, the method comprising: forming a dielectric layer over a semiconductor substrate;forming a copper-containing layer in the dielectric layer, wherein the copper-containing layer has a first portion and a second portion;forming a first barrier layer between

이 특허에 인용된 특허 (9)

  1. Yang, Chih-Chao; Hsu, Louis C.; Joshi, Rajiv V., Interconnect structure and method for forming the same.
  2. Nguyen Tue ; Hsu Sheng Teng, Low resistance contact between integrated circuit metal levels and method for same.
  3. Geffken Robert M. ; Luce Stephen E., Method of forming a self-aligned copper diffusion barrier in vias.
  4. Ting Chiu ; Dubin Valery, Plated copper interconnect structure.
  5. Ngo, Minh Van; Woo, Christy Mei-Chu; Avanzino, Steven C.; Sanchez, Jr., John E.; Pangrle, Suzette K., Protection of low-k ILD during damascene processing with thin liner.
  6. Xi,Ming; Smith,Paul Frederick; Chen,Ling; Yang,Michael X.; Chang,Mei; Chen,Fusen; Marcadal,Christophe; Lin,Jenny C., Reliability barrier integration for Cu application.
  7. Isobayashi, Atsunobu; Uozumi, Yoshihiro, Restoration method using metal for better CD controllability and Cu filing.
  8. Kageyama, Satoshi, Semiconductor device.
  9. Nasu,Hayato; Usui,Takamasa; Shibata,Hideki, Semiconductor device and method having capacitor and capacitor insulating film that includes preset metal element.

이 특허를 인용한 특허 (1)

  1. Chang, Che-Cheng; Lin, Chih-Han, Interconnection structure with sidewall dielectric protection layer.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트