최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0313699 (2014-06-24) |
등록번호 | US-8987028 (2015-03-24) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 2 인용 특허 : 256 |
Fabrication of monolithic lattice-mismatched semiconductor heterostructures with limited area regions having upper portions substantially exhausted of threading dislocations, as well as fabrication of semiconductor devices based on such lattice-mismatched heterostructures.
1. A method comprising: forming an insulator layer on a substrate surface, the insulator layer having self-assembled holes therethrough to the substrate surface, the substrate surface comprising a surface of first crystalline semiconductor material;forming a second crystalline semiconductor material
※ AI-Helper는 부적절한 답변을 할 수 있습니다.