$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Register liveness analysis for SIMD architectures 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-009/44
  • G06F-009/45
출원번호 US-0075590 (2011-03-30)
등록번호 US-9015687 (2015-04-21)
발명자 / 주소
  • George, Biju
  • Lueh, Guei-Yuan
출원인 / 주소
  • Intel Corporation
대리인 / 주소
    Jordan IP Law, LLC
인용정보 피인용 횟수 : 4  인용 특허 : 12

초록

Systems and methods of allocating physical registers to variables may involve identifying a partial definition of a variable in an inter-procedural control flow graph. A determination can be made as to whether to terminate a live range of the variable based at least in part on the partial definition

대표청구항

1. A method comprising: conducting a context-sensitive traversal of an inter-procedural control flow graph corresponding to vector-based executable code;identifying a partial definition of a variable in the inter-procedural control flow graph, wherein the partial definition is associated with a sing

이 특허에 인용된 특허 (12)

  1. Zhang,Junchao; Ju,Dz ching (Roy); Lian,Ruiqi; Lueh,Guei Yuan; Zhang,Zhaoqing, Bank assignment for partitioned register banks.
  2. Odani Kensuke,JPX ; Tanaka Akira,JPX ; Tanaka Hirohisa,JPX, Compiler for optimizing memory instruction sequences by marking instructions not having multiple memory address paths.
  3. Liu,Yang; Chan,Sun; Gao,Guangrong; Ju,Dz Ching (Roy); Lueh,Guei Yuan; Zhang,Zhaoqing, Inter-procedural allocation of stacked registers for a processor.
  4. Archambault,Roch Georges, Interprocedural dead store elimination.
  5. Bates, Cary Lee; Schmidt, William Jon, Low impact breakpoint for multi-user debugging.
  6. Bergner, Peter Edward; Prosser, Edward Curtis, Method and apparatus for allocating registers during code compilation using different spill strategies to evaluate spill cost.
  7. Odnert Daryl (Boulder Creek CA) Santhanam Vatsa (Sunnyvale CA), Method and apparatus for compiling computer programs with interprocedural register allocation.
  8. Odnert Daryl (Boulder Creek CA) Santhanam Vatsa (Sunnyvale CA), Method and apparatus for compiling computer programs with interproceduural register allocation.
  9. Radigan Jim J., Method for using static single assignment to color out artificial register dependencies.
  10. Chen, Wei-Yu; Lueh, Guei-Yuan, Register allocation for message sends in graphics processing pipelines.
  11. Aizikowitz Nava Arela,ILX ; Bar-Haim Roy,ILX ; Prosser Edward Curtis ; Roediger Robert Ralph ; Schmidt William Jon, Register allocation method and apparatus for truncating runaway lifetimes of program variables in a computer system.
  12. Janczak, Tomasz; Ashbaugh, Ben J., Register allocation with SIMD architecture using write masks.

이 특허를 인용한 특허 (4)

  1. George, Biju; Lueh, Guei-Yuan, Register liveness analysis for SIMD architectures.
  2. Mizrahi, Noam; Mandler, Alberto; Koren, Shay; Friedmann, Jonathan, Run-time code parallelization with approximate monitoring of instruction sequences.
  3. Mizrahi, Noam; Mandler, Alberto; Koren, Shay; Friedmann, Jonathan, Run-time code parallelization with continuous monitoring of repetitive instruction sequences.
  4. Mizrahi, Noam; Mandler, Alberto; Koren, Shay; Friedmann, Jonathan, Run-time parallelization of code execution based on an approximate register-access specification.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로