$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Substrate contact opening 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/44
  • H01L-023/00
  • H01L-023/498
  • H01L-021/56
  • H01L-023/31
  • H01L-025/065
출원번호 US-0184849 (2014-02-20)
등록번호 US-9275964 (2016-03-01)
발명자 / 주소
  • Yu, Chen-Hua
  • Wu, Jiun Yi
출원인 / 주소
  • Taiwan Semiconductor Manufacturing Company, Ltd.
대리인 / 주소
    Slater & Matsil, L.L.P.
인용정보 피인용 횟수 : 0  인용 특허 : 20

초록

An under-bump metallization (UBM) structure for a substrate, such as an organic substrate, a ceramic substrate, a silicon or glass interposer, a high density interconnect, a printed circuit board, or the like, is provided. A buffer layer is formed over a contact pad on the substrate such that at lea

대표청구항

1. A method of forming a semiconductor device, the method comprising: providing a first substrate having a first electrical contact on a first side and a second electrical contact on a second side;forming a first buffer layer overlying the first electrical contact, the first buffer layer having a fi

이 특허에 인용된 특허 (20)

  1. Lee Michael Guang-Tzong ; Beilin Solomon I. ; Wang Wen-chou Vincent, Chip and board stress relief interposer.
  2. Tang,Sao Hsia; Wang,Shing Ru, Circuit board having electrically conductive structure formed between circuit layers thereof and method for fabricating the same.
  3. Lin Paul T. (Austin TX), Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery.
  4. Andricacos Panayotis Constantinou ; Datta Madhav ; Deligianni Hariklia ; Horkans Wilma Jean ; Kang Sung Kwon ; Kwietniak Keith Thomas ; Mathad Gangadhara Swami ; Purushothaman Sampath ; Shi Leathen ;, Flip-Chip interconnections using lead-free solders.
  5. Kawashima, Kazuyuki; Tanaka, Yasunori, High-strength solder joint.
  6. Kaufmann, Matthew V.; Tan, Teck Yang, Highly reliable low cost structure for wafer-level ball grid array packaging.
  7. Hayward James ; Nguyen Quang, Integrated circuit chip package and method of making the same.
  8. Maniam Alagaratnam ; Kishor V. Desai ; Sunil A. Patel, Interposer for semiconductor package assembly.
  9. Legoues Francoise Kolmer (Peekskill NY) Meyerson Bernard Steele (Yorktown Heights NY), Low defect density/arbitrary lattice constant heteroepitaxial layers.
  10. Copeland, Bruce Anthony; Gorrell, Rebecca Yung; Takacs, Mark Anthony; Travis, Jr., Kenneth J.; Wang, Jun; Wiggins, Lovell B., Method of forming a lead-free tin-silver-copper based solder alloy on an electronic substrate.
  11. Ahn, Kie Y.; Forbes, Leonard, Method of making a chip packaging device having an interposer.
  12. Liu, Cheng-Yi; Wang, Shen-Jie; Kao, Cheng-Heng, Process of fabricating flip chip interconnection structure.
  13. Kim, Shin; Chung, Tae-Gyeong; Kim, Nam-Seog; Lee, Woo-Dong; Lee, Jin-Hyuk, Semiconductor device bonding pad resistant to stress and method of fabricating the same.
  14. Baba Mikio,JPX, Semiconductor device mounting structure.
  15. Ano,Kazuaki, Semiconductor device with improved contacts.
  16. Yamamoto, Kenichi; Morita, Toshiaki; Yamada, Munehiro; Kimoto, Ryosuke, Semiconductor device with joint structure having lead-free solder layer over nickel layer.
  17. Tsao, Pei-Haw; Kiang, Bill; Niu, Pao-Kang; Lin, Liang-Chen; Liu, I-Tai, Solder bump structure and method of manufacturing same.
  18. Schaefer William Jeffrey ; Kao Pai-Hsiang ; Kelkar Nikhil Vishwanath, Surface mount die: wafer level chip-scale package and process for making the same.
  19. Chang, Chien-Wei, Translation pad flip chip (TPFC) method for improving micro bump pitch IC substrate structure and manufacturing process.
  20. Choi, Seung Yong; Park, Min Hyo; Kim, Ji Hwan; Joshi, Rajeev, Wafer-level chip scale package and method for fabricating and using the same.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로