$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

3-D stacked multiprocessor structure with vertically aligned identical layout operating processors in independent mode or in sharing mode running faster components

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-015/16
  • H01L-025/065
  • G06F-015/78
출원번호 US-0602807 (2012-09-04)
등록번호 US-9298672 (2016-03-29)
발명자 / 주소
  • Buyuktosunoglu, Alper
  • Emma, Philip G.
  • Hartstein, Allan M.
  • Healy, Michael B.
  • Kailas, Krishnan Kunjunny
출원인 / 주소
  • International Business Machines Corporation
대리인 / 주소
    Davis, Jennifer R.
인용정보 피인용 횟수 : 0  인용 특허 : 13

초록

Three-dimensional (3-D) processor structures are provided which are constructed by connecting processors in a stacked configuration. For example, a processor system includes a first processor chip comprising a first processor, and a second processor chip comprising a second processor. The first and

대표청구항

1. A method for operating a computer processor comprising a first processor chip having a first processor, and a second processor chip having a second processor, wherein the first and second processor chips are connected in a stacked configuration with the first and second processors vertically alig

이 특허에 인용된 특허 (13)

  1. Pan, Yu-Tang; Wu, Cheng-Ting; Chou, Shih-Wen; Liu, Hui-Ping, Chip package without core and stacked chip package structure.
  2. Zhou, Qing A; Lu, Daoqiang; Shi, Wei; He, Jiangqi, Electronic assembly with stacked IC's using two or more different connection technologies and methods of manufacture.
  3. Xie, Feng; Shantz, Michael J., Method and apparatus for adaptive hierarchical visibility in a tiled three-dimensional graphics architecture.
  4. Jouppi, Norman Paul, Modular three-dimensional chip multiprocessor.
  5. Tanguay ; Jr. Armand R. (Fullerton CA) Jenkins B. Keith (Long Beach CA), Modulator-based photonic chip-to-chip interconnections for dense three-dimensional multichip module integration.
  6. Harris,Shaun L.; Belson,Steven A.; Peterson,Eric C.; Williams,Gary W.; Belady,Christian L., Multi-chip module with stacked redundant power.
  7. Morkner,Henrik, Multi-mode integrated circuit structure.
  8. Bertin Claude Louis ; Hedberg Erik Leight ; Leas James Maro ; Voldman Steven Howard, Multichip semiconductor structures with consolidated circuitry and programmable ESD protection for input/output nodes.
  9. Lowden Richard A. ; McCoig Thomas M. ; Dooley Joseph B. ; Smith Cyrus M., Non-lead, environmentally safe projectiles and explosives containers.
  10. Lee, Jong-Joo, Planar multi semiconductor chip package and method of manufacturing the same.
  11. Carson John C. (Corona del Mar CA) DeCaro Robert E. (San Juan Capistrano CA) Hsu Ying (Huntington Beach CA) Miyake Michael K. (Westminster CA), Stackable modules and multimodular assemblies.
  12. Segelken John M. (Morristown NJ) Shively Richard R. (Convent Station NJ) Stanziola Christopher A. (Hyde Park NY) Wu Lesley J. (Denville NJ), Stacked board assembly for computing machines, including routing boards.
  13. Farrar,Paul A., Three-dimensional multichip module.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트