[특허]Dual asynchronous and synchronous memory system

International Business Machines Corporation

검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
검색연산자

검색도움말
검색연산자	기능	검색시 예
()	우선순위가 가장 높은 연산자	예1) (나노 (기계 \| machine))
공백	두 개의 검색어(식)을 모두 포함하고 있는 문서 검색	예1) (나노 기계) 예2) 나노 장영실
\|	두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색	예1) (줄기세포 \| 면역) 예2) 줄기세포 \| 장영실
!	NOT 이후에 있는 검색어가 포함된 문서는 제외	예1) (황금 !백금) 예2) !image
*	검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색	예) semi*
""	따옴표 내의 구문과 완전히 일치하는 문서만 검색	예) "Transform and Quantization"

과학기술 지식인프라 ScienceON

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

특허 상세정보

MyON담기

내보내기 페이스북 공유 트위터 공유 카카오톡 공유

Dual asynchronous and synchronous memory system

특허상세정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	G06F-013/00 G06F-013/28 G11C-007/22 G06F-013/42 G11C-005/04 G06F-013/16 G11C-011/4076
출원번호	US-0501107 (2014-09-30)
등록번호	US-9318171 (2016-04-19)
발명자 / 주소	Van Huben, Gary A. Meaney, Patrick J. Dodson, John S. Rider, Scot H. Gregerson, James C. Retter, Eric E. Baysah, Irving G. Gilda, Glenn D. Curley, Lawrence D. Papazova, Vesselina K.
출원인 / 주소	International Business Machines Corporation
대리인 / 주소	Cantor Colburn LLP
인용정보	피인용 횟수 : 2 인용 특허 : 13

초록
▼

A computer-system implemented method for dual asynchronous and synchronous memory operation in a memory subsystem includes establishing a synchronous channel between a memory controller and a memory buffer chip. A mode selector determines a reference clock source for a memory domain phase-locked loop of the memory buffer chip based on an operating mode of the memory buffer chip. An output of a nest domain phase-locked loop is provided as the reference clock source to the memory domain phase-locked loop in the memory buffer chip based on the operating mode being synchronous. The nest domain phase-locked loop is operable synchronous to a memory controller phase-locked loop of the memory controller. A separate reference clock is provided independent of the nest domain phase-locked loop as the reference clock to the memory domain phase-locked loop based on the operating mode being asynchronous.

대표
청구항
▼

1. A computer system implemented method for dual asynchronous and synchronous memory operation in a memory subsystem, the method comprising: establishing a synchronous channel between a memory controller and a memory buffer chip;determining, by a mode selector, a reference clock source for a memory domain phase-locked loop of the memory buffer chip based on an operating mode of the memory buffer chip;providing an output of a nest domain phase-locked loop as the reference clock source to the memory domain phase-locked loop in the memory buffer chip based on the operating mode being synchronous, the nest domain phase-locked loop operable synchronous to a memory controller phase-locked loop of the memory controller; andproviding a separate reference clock independent of the nest domain phase-locked loop as the reference clock to the memory domain phase-locked loop based on the operating mode being asynchronous. 2. The method of claim 1, further comprising: generating nest domain clocks based on the nest domain phase-locked loop;generating memory domain clocks based on the memory domain phase-locked loop;providing the nest domain clocks to a memory buffer unit in a nest domain of the memory buffer chip; andproviding the memory domain clocks to a memory buffer adaptor configured to communicate with at least one memory interface port in a memory domain, the at least one memory interface port operable to access at least one memory device, wherein a boundary layer provides an interface between the nest domain and the memory domain. 3. The method of claim 1, wherein a plurality of additional memory buffer chips is coupled to the memory controller via a plurality of additional synchronous channels, the method further comprising: configuring the plurality of additional memory buffer chips to operate synchronously with the memory buffer chip and synchronously with respect to each other based on a common synchronization reference. 4. The method of claim 1, further comprising: aligning a memory domain clock edge of the memory domain phase-locked loop with a nest domain clock edge of the nest domain phase-locked loop based on an alignment cycle, the alignment cycle initiated by the memory controller. 5. The method of claim 4, further comprising: generating an internal reset within the memory buffer chip upon receiving a sync command from the memory controller on the alignment cycle. 6. The method of claim 4, wherein the nest domain phase-locked loop establishes a nest domain and the memory domain phase-locked loop establishes a memory domain, and the method further comprises: allowing commands and data to cross a boundary layer of the memory buffer chip between the nest domain and the memory domain on an alignment cycle while the operating mode is synchronous. 7. The method of claim 1, further comprising: initializing and calibrating lanes of the synchronous channel;calculating a frame round trip latency for the synchronous channel; andestablishing a frame transmission protocol based on the calculated frame round trip latency. 8. A computer program product for synchronizing a dual asynchronous and synchronous memory subsystem, the computer program product comprising: a non-transitory storage medium readable by a processing circuit and storing instructions for execution by the processing circuit for performing a method comprising:initializing and calibrating lanes of a synchronous channel by a memory controller coupled to a memory buffer chip via the synchronous channel;calculating a frame round trip latency for the synchronous channel by the memory controller;establishing a frame transmission protocol based on the calculated frame round trip latency; andestablishing a synchronization reference for the memory buffer chip by the memory controller, the memory buffer chip including a synchronous operating mode and an asynchronous operating mode relative to the memory controller. 9. The computer program product of claim 8, wherein the initializing and calibrating lanes of the synchronous channel further comprises: performing impedance calibration on driver buffers of the synchronous channel; andperforming wire testing of the lanes of the synchronous channel. 10. The computer program product of claim 8, wherein the synchronous channel comprises an upstream bus and a downstream bus, and further comprising: sending a frame including a fixed pattern on the downstream bus to the memory buffer chip;receiving the fixed pattern on the upstream bus from the memory buffer chip based on the memory buffer chip locking onto the fixed pattern on the downstream bus; andlocking onto the fixed pattern on the upstream bus. 11. The computer program product of claim 8, wherein calculating the frame round trip latency for the synchronous channel further comprises: issuing a null packet from the memory controller to the memory buffer device;starting a downstream timer;receiving an upstream acknowledge frame from the memory buffer device based on the memory buffer device receiving the null packet; andsetting a downstream round-trip latency value based on receiving the upstream acknowledge frame. 12. The computer program product of claim 8, wherein a plurality of additional memory buffer chips is coupled to the memory controller via a plurality of additional synchronous channels, and further comprising: issuing a sync command to the memory buffer chip and the additional memory buffer chips to establish an alignment cycle for the memory buffer chip and the additional memory buffer chips to align respective memory domains with nest domains;issuing a subsequent sync command on the alignment cycle to generate an internal reset within the memory buffer chip and the additional memory buffer chips; andmonitoring data returned from the memory buffer chip and the additional memory buffer chips for error conditions, out-of-sync conditions, and out-of-order conditions.

이 특허에 인용된 특허 (13)

이 특허를 인용한 특허 피인용횟수: 2

IPC 상위 출원인

내보내기

상세정보
내보내기 구분	파일저장 인쇄 메일전송
구성항목	관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	> 총 건의 자료가 검색되었습니다. > 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) > 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. > 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) > 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오 > ~ > Text(ASCII format) Excel format

과학기술 지식인프라 ScienceON

ScienceON Chatbot

연합인증

특허 상세정보

Dual asynchronous and synchronous memory system

초록
▼

대표
청구항
▼

이 특허에 인용된 특허 (13)

이 특허를 인용한 특허 피인용횟수: 2

IPC 상위 출원인

과제정보

상세정보조회

원문조회

IPC 상세정보(version : 201201)

연구과제 성과물(0)

참여연구원의 다른 문헌(0)

처리중입니다.

잠시만 기다려주세요.

ScienceON Chatbot

연합인증

특허 상세정보

Dual asynchronous and synchronous memory system

초록 ▼

대표청구항 ▼

이 특허에 인용된 특허 (13)

이 특허를 인용한 특허 피인용횟수: 2

IPC 상위 출원인

과제정보

상세정보조회

원문조회

IPC 상세정보(version : 201201)

연구과제 성과물(0)

참여연구원의 다른 문헌(0)

처리중입니다.

잠시만 기다려주세요.

초록
▼

대표
청구항
▼