$\require{mediawiki-texvc}$
  • 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색도움말
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"

통합검색

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

특허 상세정보

Dual asynchronous and synchronous memory system

특허상세정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판) G06F-013/00    G06F-013/28    G11C-007/22    G06F-013/42    G11C-005/04    G06F-013/16    G11C-011/4076   
출원번호 US-0501107 (2014-09-30)
등록번호 US-9318171 (2016-04-19)
발명자 / 주소
출원인 / 주소
대리인 / 주소
    Cantor Colburn LLP
인용정보 피인용 횟수 : 2  인용 특허 : 13
초록

A computer-system implemented method for dual asynchronous and synchronous memory operation in a memory subsystem includes establishing a synchronous channel between a memory controller and a memory buffer chip. A mode selector determines a reference clock source for a memory domain phase-locked loop of the memory buffer chip based on an operating mode of the memory buffer chip. An output of a nest domain phase-locked loop is provided as the reference clock source to the memory domain phase-locked loop in the memory buffer chip based on the operating mod...

대표
청구항

1. A computer system implemented method for dual asynchronous and synchronous memory operation in a memory subsystem, the method comprising: establishing a synchronous channel between a memory controller and a memory buffer chip;determining, by a mode selector, a reference clock source for a memory domain phase-locked loop of the memory buffer chip based on an operating mode of the memory buffer chip;providing an output of a nest domain phase-locked loop as the reference clock source to the memory domain phase-locked loop in the memory buffer chip based ...

이 특허에 인용된 특허 (13)

  1. Baba Hiroshi (Kamakura JPX). Array of disk drives with redundant channels. USP1996085544339.
  2. Hayashi,Atsushi; Shiraga,Mitsuaki; Yamanaka,Katsuhiko. Bus arbitration apparatus and bus arbitration method. USP2006127149828.
  3. Bohner James E. (Endwell) Do Thang T. (Endwell) Gusefski Richard J. (Endicott) Huang Kevin C. (Endicott) Lei Chon I. (Endwell NY). Cache bypass apparatus. USP1993045201041.
  4. Richard Ohran ; Dan Price ; Randall Johnson. Crash recovery without complete remirror. USP2002016338126.
  5. Biederman, Daniel C.; Sethuraman, Malathy; Chou, Jeffrey P.. Dynamic interrupt timer. USP2010067730202.
  6. Sarma Sudha ; Yanes Adalberto Guillermo. General-purpose customizable memory controller. USP1999065918242.
  7. Michels Peter ; Pettey Christopher J. ; Seeman Thomas R. ; Hausauer Brian S.. Lock protocol for PCI bus using an additional "superlock" signal on the system bus. USP2000086098134.
  8. Brent Keeth. Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same. USP2002086430696.
  9. Buskens Richard Wayne ; La Porta Thomas F. ; Netravali Arun Narayan ; Sabnani Krishan Kumar. Method for reconnecting calls in a wireless telecommunications system. USP2001046215782.
  10. Sarangdhar Nitin V. (Beaverton OR) Nizar P. K. (El Dorado Hills CA) Carson David G. (Portland OR). Multiprocessor programmable interrupt controller system with separate interrupt bus and bus retry management. USP1996095555420.
  11. Genduso Thomas Basilio ; Mosley Joseph Michael. Processor with free running clock with momentary synchronization to subsystem clock during data transfers. USP1998085794019.
  12. Lu, Wei G.; Nayak, Biranchi N.. Read data valid loop-back for high speed synchronized DRAM controller. USP2003026519688.
  13. Pfahler, Jürgen; Jentsch, Peter. Time-alignment apparatus and method for time-aligning data frames of a plurality of channels in a telecommunication system. USP2004086771670.