$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

SiC devices with high blocking voltage terminated by a negative bevel

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-029/06
  • H01L-029/10
  • H01L-029/36
  • H01L-029/732
  • H01L-029/739
  • H01L-029/74
  • H01L-029/78
  • H01L-029/861
  • H01L-029/16
출원번호 US-0108366 (2011-05-16)
등록번호 US-9337268 (2016-05-10)
발명자 / 주소
  • Zhang, Qingchun
  • Capell, Craig
  • Agarwal, Anant
  • Ryu, Sei-Hyung
출원인 / 주소
  • Cree, Inc.
대리인 / 주소
    Josephson, Anthony J.
인용정보 피인용 횟수 : 0  인용 특허 : 13

초록

A negative bevel edge termination for a Silicon Carbide (SiC) semiconductor device is disclosed. In one embodiment, the negative bevel edge termination includes multiple steps that approximate a smooth negative bevel edge termination at a desired slope. More specifically, in one embodiment, the nega

대표청구항

1. A Silicon Carbide (SiC) semiconductor device comprising: a multi-step negative bevel edge termination that approximates a smooth slope;a semiconductor layer of a first conductivity type;wherein a surface of the semiconductor layer in an edge region of the semiconductor layer is doped with ions of

이 특허에 인용된 특허 (13)

  1. Bakowski Mietek,SEX ; Gustafsson Ulf,SEX, Junction termination for SiC Schottky diode.
  2. Van Zeghbroeck,Bart, Junction termination structures for wide-bandgap power devices.
  3. Imhoff, Eugene A.; Kub, Francis J.; Hobart, Karl D., Method for fabricating junction termination extension with formation of photosensitive dopant mask to control doping profile and lateral width for high-voltage electronic devices.
  4. Stengl Reinhard (Munich DEX) Goesele Ulrich (Hoehenkirchen DEX) Fellinger Christine (Munich DEX), Method for the manufacture of a pn junction with high breakdown voltage.
  5. Temple Victor A. K. (Saratoga NY) Tantraporn Wirojana (Schenectady NY), Method of making high breakdown voltage semiconductor device.
  6. Driscoll John Cuervo, Methods of making dual gated power electronic switching devices.
  7. Zhang, Qingchun; Agarwal, Anant K., Power semiconductor devices with mesa structures and buffer layers including mesa steps.
  8. Mietek Bakowski SE; Ulf Gustafsson SE; Heinz Lendenmann SE, Semiconductor device and a method for production thereof.
  9. Murakami Susumu (Katsuta JPX) Fukuda Takuya (Hitachi JPX) Shimizu Yoshiteru (Katsuta JPX) Sugawara Yoshitaka (Hitachi JPX), Semiconductor device having a semi-insulating layer.
  10. Chen,Li Shu; Veliadis,Victor, Semiconductor structure for use in a static induction transistor having improved gate-to-drain breakdown voltage.
  11. Bakowsky Mietek,SEX ; Bijlenga Bo,SEX ; Gustafsson Ulf,SEX ; Harris Christopher,SEX ; Savage Susan,SEX, SiC Semiconductor device comprising a pn Junction with a voltage absorbing edge.
  12. Bakowsky Mietek,SEX ; Bijlenga Bo,SEX ; Gustafsson Ulf,SEX ; Harris Christopher,SEX ; Savage Susan,SEX, SiC semiconductor device comprising a pn junction with a voltage absorbing edge.
  13. Agarwal,Anant K.; Krishnaswami,Sumithra; Ryu,Sei Hyung; Capell,D. Craig, Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트