$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

System and method for synchronizing processor instruction execution 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-007/38
  • G06F-009/00
  • G06F-009/44
  • G06F-009/48
  • G06F-011/16
  • G06F-011/18
  • G06F-011/20
출원번호 US-0620047 (2012-09-14)
등록번호 US-9342358 (2016-05-17)
발명자 / 주소
  • Smith, II, William David
  • Ahmed, Safayet Nizam Uddin
  • Diekema, Jon Marc
출원인 / 주소
  • General Electric Company
대리인 / 주소
    Darling, John P.
인용정보 피인용 횟수 : 0  인용 특허 : 22

초록

A system and method for controlling processor instruction execution. In one example, a method for synchronizing a number of instructions performed by processors includes instructing a first processor to iteratively execute instructions via a first set of iterations until a predetermined time period

대표청구항

1. A method for synchronizing a number of instructions performed by a plurality of processors, comprising: instructing a first processor to iteratively execute instructions via a first plurality of iterations until a predetermined time period has elapsed, wherein a number of instructions executed in

이 특허에 인용된 특허 (22)

  1. Discoll Kevin R. (Maple Grove MN), Accurate digital fault tolerant clock.
  2. Lamport, Leslie B., Byzantine paxos.
  3. Larry J. Yount, Critical control adaption of integrated modular architecture.
  4. Hay Rick H. (Cave Creek AZ) Smith Clarence S. (Glendale AZ) Girts Robert D. (Mesa AZ) Yount Larry J. (Scottsdale AZ), Fail-operational fault tolerant flight critical computer architecture and monitoring method.
  5. Lamport, Leslie, Fast byzantine paxos.
  6. Lamport, Leslie B., Fast transaction commit.
  7. Bissett Thomas D. ; Leveille Paul A. ; Muench Erik, Fault resilient/fault tolerant computing.
  8. James J. McElroy ; Clark Johnson, Fault tolerant computing system using instruction counting.
  9. Bickel, Robert E., Fault tolerant processing architecture.
  10. Lam Jack F. (Endwell NY) Schmid Hermann (Binghamton NY), Fault tolerant, frame synchronization for multiple processor systems.
  11. Jewett Douglas E. (Austin TX) Bereiter Tom (Austin TX) Vetter Brian (Austin TX) Banton Randall G. (Austin TX) Cutts ; Jr. Richard W. (Georgetown TX) Westbrook ; deceased Donald C. (late of Austin TX , Fault-tolerant computer system with online recovery and reintegration of redundant components.
  12. Reilly Timothy J. (Plymouth MN) Sheffels Michael L. (Brooklyn Park MN), Fault-tolerant voter system for output data from a plurality of non-synchronized redundant processors.
  13. Bartels, Michael W.; Wilt, Nicholas J.; Gray, Scott L., High integrity recovery from multi-bit data failures.
  14. Vrba Richard Alan ; Klecka James Stevens ; Fey ; Jr. Kyran Wilfred ; Lamano Larry Leonard ; Mehta Nikhil A., High-performance fault tolerant computer system with clock length synchronization of loosely coupled processors.
  15. Goetz Jay R. (Minnetonka MN), Interrupt driven, separately clocked, fault tolerant processor synchronization.
  16. Bissett Thomas D. ; Leveille Paul A. ; Muench Erik ; Tremblay Glenn A., Loosely-coupled, synchronized execution.
  17. Nordsieck Arnold W. ; Young Christopher A. ; Yost William M., Mesh interconnected array in a fault-tolerant computer system.
  18. Greve, David A., Method and apparatus for high assurance computing using virtual machines on general purpose computing resources.
  19. Cabaret, Remi; David-Tupinier, Francoise; Andreoletti, Remi, Method of data integrity control in an AFDX network.
  20. Ple, Christophe, Process for maintaining execution synchronization between several asynchronous processors working in parallel and in a redundant manner.
  21. Schultz Wayne L. (Robbinsdale MN), Separately clocked processor synchronization improvement.
  22. Truong Tuong K. (Renton WA), Synchronized fault tolerant reset.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로