$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Inter-bus communication interface device 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • G06F-003/00
  • G06F-013/24
  • G06F-013/38
  • G06F-013/40
출원번호 US-0297200 (2014-06-05)
등록번호 US-9378165 (2016-06-28)
우선권정보 JP-2003-090293 (2003-03-28); JP-2003-112992 (2003-04-17)
발명자 / 주소
  • Iizuka, Kenichi
  • Toshimori, Kumiko
  • Mikami, Machiko
출원인 / 주소
  • Cypress Semiconductor Corporation
인용정보 피인용 횟수 : 0  인용 특허 : 18

초록

There is provided an inter-bus communication interface device capable of efficiently performing transfer of data between a plurality of devices connected to different buses, respectively. When communication data is transmitted, a first device writes the communication data into a buffer, whereas when

대표청구항

1. An interface device, comprising: a buffer coupled to a first bus and a second bus and configured to store communication data received via the first bus;a register coupled to the first bus and the second bus in parallel to the buffer, wherein the register is configured to store communication contr

이 특허에 인용된 특허 (18)

  1. Steinbach Andy ; Swanstrom Scott ; Wisor Michael, Allocatable post and prefetch buffers for bus bridges.
  2. Shah Nilesh (Folsom CA) Prasad Rajeev (Folsom CA), Apparatus and method for determining the status of data buffers in a bridge between two buses during a flush operation.
  3. Kaplan, Michael M.; Ober, Timothy; Reed, Peter; Doud, Robert W., Cryptographic co-processor.
  4. Klingman Kayla R. (Portland OR), Data driver for multiple mode buffered processor-peripheral data transfer with selective return of data to processor.
  5. Gulick Dale E, Inter-chip bus structure for moving multiple isochronous data streams between integrated circuits.
  6. Olarig S. Paul ; Pettey Christopher J., Memory controller supporting DRAM circuits with different operating speeds.
  7. Robert D. Cassagnol ; Douglas M. Dillon ; David S. Kloper ; Sandra J. Weber ; Brandon E. Bautz, Method and apparatus for controlling access to confidential data by analyzing property inherent in data.
  8. Huynh,Dung Le; Brouwer,Roger J., Packet Processor.
  9. Caputo Anthony A. ; Amoruso Victor P., Pocket encrypting and authenticating communications device.
  10. Hopkins Charles H., Prefetching variable length data.
  11. Jenkins Stephen R. (Acton MA), Secondary storage facility for data processing.
  12. Suresh Krishna ; Christopher Owen, Security chip architecture and implementations for cryptography acceleration.
  13. Ohta,Yuusaku; Yamaguchi,Masashi; Yamauchi,Hiroki, Security communication packet processing apparatus and the method thereof.
  14. Kahn Michael F. (Kirkland WA) Brodhead Richard M. (Renton WA), Serial data transmitter with dual buffers operating separately and having scan and self test modes.
  15. Howard, Brett; Selwyn, Peter; Lennox, Shawn; Cameron, Clayton; Lamarche, Michel; Flindall, Lorne; Robison, Andrew; Feghali, Wajdi, System and method for ciphering data.
  16. Giorcelli Silvano (Turin IT), System for checking two data processors operating in parallel.
  17. Genyo Takeda JP; Shuhei Kato JP; Satoshi Nishiumi JP, Systems and methods for providing security in a video game system.
  18. Preiss, Frank; Staudt, Christian; Hartung, Joerg, Universal serial bus interfacing using FIFO buffers.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로