$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Chip with shelf life 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/532
  • H01L-021/768
  • H01L-023/00
  • H01L-021/02
  • H01L-021/48
  • H01L-023/373
  • H01L-023/36
  • H01L-029/06
  • H01L-023/58
  • H01L-023/367
출원번호 US-0855408 (2015-09-16)
등록번호 US-9431352 (2016-08-30)
발명자 / 주소
  • Leobandung, Effendi
출원인 / 주소
  • International Business Machines Corporation
대리인 / 주소
    Kelly, L. Jeffrey
인용정보 피인용 횟수 : 0  인용 특허 : 15

초록

A semiconductor structure including a recess within a silicon substrate of an integrated circuit (IC) chip, wherein the recess is located near a circuit of the IC chip, and a metal layer in a bottom portion of the recess, wherein a portion of the silicon substrate is located below the metal layer in

대표청구항

1. A semiconductor structure comprising: a recess within a silicon substrate of an integrated circuit (IC) chip, wherein the recess is directly above and vertically aligned with a circuit of the IC chip embedded within the silicon substrate; anda metal layer positioned only along a bottom surface of

이 특허에 인용된 특허 (15)

  1. Bruce J. Bryan ; Stephen Gaalema ; Randall B. Murphy, Apparatus and method for detecting and identifying infectious agents.
  2. Fox Leslie R. (Boxborough MA), Apparatus for packaging and cooling integrated circuit chips.
  3. Dastidar,Jayabrata Ghosh; Harms,Michael, Failure isolation and repair techniques for integrated circuits.
  4. Kie Y. Ahn ; Leonard Forbes ; Paul Farrar, High performance packaging for microprocessors and DRAM chips which minimizes timing skews.
  5. Song,Peilin; Heidel,David; Motika,Franco; Stellari,Franco, Measuring and predicting VLSI chip reliability and failure.
  6. Hamasaki Kenichi,JPX, Method for forming oxide film of semiconductor device, and oxide film forming apparatus capable of shortening pre-processing time for concentration measurement.
  7. Ito, Takafumi, Method of controlling semiconductor memory card system.
  8. Kuan, Heap Hoe; Chow, Seng Guan; Chua, Linda Pei Ee; Merilo, Dioscoro A., Mountable integrated circuit package system with mountable integrated circuit die.
  9. Takahashi Takahiko (Tokyo JPX) Itoh Funikazu (Fujisawa JPX) Shimase Akira (Yokohama JPX) Yamaguchi HIroshi (Fujisawa JPX) Hongo Mikio (Yokohama JPX) Haraichi Satoshi (Yokohama JPX), Semiconductor integrated circuit device and process for producing the same.
  10. Kuroda,Kazuo; Yanagisawa,Shuuichi, Semiconductor memory element and lifetime operation starting apparatus therefor.
  11. Chung, Kevin Kwong-Tai, Solderable lid or cover for an electronic circuit.
  12. Dutta, Achyut Kumar, Stackable optoelectronics chip-to-chip interconnects and method of manufacturing.
  13. Yang, Haining S.; Dyer, Thomas W.; Wille, William C., Structure and method to form improved isolation in a semiconductor device.
  14. Moslehi Mehrdad M., Ultra high-speed chip interconnect using free-space dielectrics.
  15. Moslehi Mehrdad M., Ultra high-speed chip semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectrics.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로