[특허]Methods of etching trenches into silicon of a semiconductor substrate

Methods of etching trenches into silicon of a semiconductor substrate 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01L-021/3065 H01L-029/861 H01L-021/308 H01L-021/762 H01L-027/08 H01L-029/66
출원번호	US-0454521 (2014-08-07)
등록번호	US-9524875 (2016-12-20)
발명자 / 주소	Subramanian, Krupakar M.
출원인 / 주소	Micron Technology, Inc.
대리인 / 주소	Wells St. John P.S.
인용정보	피인용 횟수 : 0 인용 특허 : 26

초록 ▼

A method of etching trenches into silicon of a semiconductor substrate includes forming a mask over silicon of a semiconductor substrate, with the mask comprising trenches formed there-through. Plasma etching is conducted to form trenches into the silicon of the semiconductor substrate using the mask. In one embodiment, the plasma etching includes forming an etching plasma using precursor gases which include SF6, an oxygen-containing compound, and a nitrogen-containing compound. In one embodiment, the plasma etching includes an etching plasma which includes a sulfur-containing component, an oxygen-containing component, and NFx.

대표청구항 ▼

1. A method of etching trenches into silicon of a semiconductor substrate, comprising: forming a mask over silicon of a semiconductor substrate, the mask comprising trenches formed there-through;flowing precursor gases comprising SF6 and one or more of O2, N2, NOx and HBr into a chamber;forming an etching plasma from the precursor gases, the etching plasma comprising a sulfur-containing component, an oxygen-containing component, and NFx, the NFx being formed within the chamber; andplasma etching trenches into the silicon of the semiconductor substrate using the mask, the plasma etching comprising the etching plasma. 2. The method of claim 1 wherein the nitrogen of the NFx, is formed from a precursor gas compound which is void of oxygen. 3. The method of claim 1 wherein the oxygen of the oxygen-containing component and the nitrogen of the NFx are formed from NOx. 4. The method of claim 1 wherein a layer of pad oxide is present between the mask and the silicon of the semiconductor substrate. 5. The method of claim 1 wherein a layer of silicon nitride is present between the mask and the silicon of the semiconductor substrate. 6. The method of claim 1 wherein a layer of polysilicon is present between the mask and the silicon of the semiconductor substrate. 7. The method of claim 1 wherein the etching plasma is formed by flowing the SF6 at a flow rate of about 1 sccm to about 100 sccm, flowing O2 at from about 10 sccm to about 500 sccm and flowing N2at from about 1 sccm to about 500 sccm. 8. A method of etching trenches into silicon of a semiconductor substrate, comprising: forming a mask over silicon of a semiconductor substrate, the mask comprising trenches formed there-through;forming an etching plasma using precursor gases comprising SF6 and one or more of O2, N2, NOx and HBr; andplasma etching tapered trenches through at least two silicon-comprising materials using the mask, the plasma etching comprising the etching plasma comprising a sulfur-containing component, an oxygen-containing component, and NFx, the NFx being generated from the precursor gases. 9. The method of claim 8 wherein the tapered trenches extend partially into a silicon substrate material. 10. The method of claim 8 further comprising forming the trenches formed through the mask utilizing anisotropic dry etching with an etch chemistry comprising SO2, O2 and optionally HBr. 11. The method of claim 8 further comprising forming the trenches formed through the mask utilizing anisotropic dry etching with an etch chemistry comprising O2 and N2. 12. The method of claim 8 further comprising forming the trenches formed through the mask utilizing anisotropic dry etching with an etch chemistry comprising CF4, HBr and He. 13. The method of claim 8 wherein the mask comprises photoresist and at least one hardmask material. 14. The method of claim 8 wherein the mask comprises photoresist and an insulative hardmask material. 15. The method of claim 8 wherein the mask comprises photoresist and an antireflective layer. 16. The method of claim 8 wherein the mask comprises a pad oxide material, a material comprising at least one of polysilicon oxide and silicon nitride, a hardmasking material, an antireflective coating material and a photoresist. 17. The method of claim 8 wherein the at least two silicon-comprising materials are doped differently relative to one another.

이 특허에 인용된 특허 (26)

Laermer Franz,DEX ; Schilp Andrea,DEX, Anisotropic, fluorine-based plasma etching method for silicon.
상세보기
Kadomura Shingo (Kanagawa JPX), Dry etching method using (SN)x protective layer.
상세보기
Daniel Xu, Dual trench isolation for a phase-change memory cell and method of making same.
상세보기
Hsu, Sheng Teng; Pan, Wei; Zhuang, Wei-Wei, Dual-trench isolated crosspoint memory array and method for fabricating same.
상세보기
Mandelman, Jack A.; Filippi, Ronald G.; Gambino, Jeffrey P.; Wachnik, Richard A., Electrically porous on-chip decoupling/shielding layer.
상세보기
Huffman Maria ; Sakthivel Palanikumaran ; Zimmerman Teresa ; Noble Thomas, Fluorine assisted stripping and residue removal in sapphire downstream plasma asher.
상세보기
Gluschenkov,Oleg; Park,Dae Gyu, Gate electrode forming methods using conductive hard mask.
상세보기
Lee Gill Yong, Hard etch mask.
상세보기
Lin, Chrong-Jung; Chen, Hsin-Ming, High aspect ratio shallow trench using silicon implanted oxide.
상세보기
Chowdhury,Saurabh Dutta; Sedigh,Mehran; Yang,Chan Lon; Goplana,Prabhu, In situ hard mask approach for self-aligned contact etch.
상세보기
Kretchmer,James William; Fedison,Jeffrey Bernard; Brown,Dal Marius; Sandvik,Peter Micah, Integrated devices with optical and electrical isolation and method for making.
상세보기
Hamamoto Takeshi,JPX ; Horiguchi Fumio,JPX, MOS random access memory having array of trench type one-capacitor/one-transistor memory cells.
상세보기
Ajay Kumar ; Anisul Khan ; Wei Liu ; John Chao ; Jeff Chinn, Metal mask etching of silicon.
상세보기
Khan Anisul ; Kumar Ajay ; Podlesnik Dragan V. ; Chinn Jeffrey D., Method for controlling a profile of a structure formed on a substrate.
상세보기
Zhang Peng-Fei ; Mann Richard A., Method of fabricating semiconductor devices using shallow trench isolation with reduced narrow channel effect.
상세보기
Naokatsu Ikegami JP, Method of forming via hole by dry etching.
상세보기
Rusu, Camelia; Srinivasan, Mukund, Methods of reducing photoresist distortion while etching in a plasma processing system.
상세보기
Galvin Gregory J. ; Davis Timothy J. ; MacDonald Noel C., Microelectromechanical accelerometer for automotive applications.
상세보기
Chien-Chuan Chen TW; Chiang-Jen Peng TW; Bin-Chia Su TW; Shu-Huei Suen TW, Microelectronic fabrication method providing alignment mark and isolation trench of identical depth.
상세보기
Patel Vipulkumar K. ; White Lawrence K. ; Goodman Lawrence A., Patterning silicon carbide films.
상세보기
Lee Shing-Long,TWX ; Tsai Chia Shiung,TWX ; Kuo So Wein,TWX, Plasma etch method for forming residue free fluorine containing plasma etched layers.
상세보기
Lung, Hsiang-Lan, Self-aligned, programmable phase change memory.
상세보기
Ishii Tatsuya (Hyogo JPX), Semiconductor memory device including junction field effect transistor and capacitor and method of manufacturing the sam.
상세보기
Williams, Raney; Chinn, Jeffrey; Trevor, Jitske; Lill, Thorsten B.; Nallan, Padmapani; Varga, Tamas; Mace, Herve, Sidewall polymer forming gas additives for etching processes.
상세보기
Taeho Shin ; Nam-Hun Kim ; Jeffrey D. Chinn, Storage poly process without carbon contamination.
상세보기
Kennard Mark A., Techniques for forming trenches in a silicon layer of a substrate in a high density plasma processing system.
상세보기

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC

저장형식

Text(ASCII format)
Excel format
PIAS분석(.xls)

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

연합인증

Methods of etching trenches into silicon of a semiconductor substrate 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허에 인용된 특허 (26)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Methods of etching trenches into silicon of a semiconductor substrate 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허에 인용된 특허 (26)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트