$\require{mediawiki-texvc}$
  • 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색도움말
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"

통합검색

도움말도움말
상세검색 다국어 입력

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

특허 상세정보

MyON담기
내보내기 페이스북 공유 카카오톡 공유

Semiconductor device allowing metal layer routing formed directly under metal pad

특허상세정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판) H01L-023/52    H01L-023/528    H01L-027/088    H01L-023/522   
출원번호 US-0164889 (2016-05-26)
등록번호 US-9536833 (2017-01-03)
발명자 / 주소
출원인 / 주소
대리인 / 주소
    Hsu, Winston
인용정보 피인용 횟수 : 0  인용 특허 : 9
초록
▼

A semiconductor device may include a metal pad and a first specific metal layer routing. The metal pad is positioned on a first metal layer of the semiconductor device and is directly contacting the first metal layer. The first specific metal layer routing is formed on a second metal layer of the semiconductor device and under the metal pad. In addition, the semiconductor device may include at least one via plug for connecting the first specific metal layer routing to at least one metal region in the first metal layer, where the aforementioned at least o...

대표
청구항
▼

1. A semiconductor device, comprising: a metal pad, positioned on a first metal layer of the semiconductor device and directly contacting the first metal layer;a first specific metal layer routing, formed on a second metal layer of the semiconductor device and under the metal pad; andat least one via plug for connecting the first specific metal layer routing to at least one metal region in the first metal layer, wherein the via plug is formed directly under the metal pad. 2. The semiconductor device of claim 1, wherein the metal pad has a thickness small...

이 특허에 인용된 특허 (9)

  1. Jeng, Shin-Puu; Hou, Shang-Yun. Aluminum/copper clad interconnect layer for VLSI applications. USP2004086777318.
  2. Knight Thomas F. (Belmont MA) Salzman David B. (Washington DC). Apparatus for non-conductively interconnecting integrated circuits using half capacitors. USP1997055629838.
  3. Carey David H. (Austin TX). Electrical interconnect device with interwoven power and ground lines and capacitive vias. USP1993125272600.
  4. Chen Sheng-Hsiung,TWX. Method of improving copper pad adhesion. USP2001026191023.
  5. Sheng-Hsiung Chen TW; Fan Keng Yang TW. Method of improving pad metal adhesion. USP2002026350667.
  6. Lin, Charles W. C.. Method of making a pillar in a laminated structure for a semiconductor chip assembly. USP2003066583040.
  7. Phan Nghia Van ; Rohn Michael James. Placement of conductive stripes in electronic circuits to satisfy metal density requirements. USP2001106305000.
  8. Leu,Chuen Rong; Lin,Charles W. C.. Semiconductor chip assembly with embedded metal pillar. USP2006087094676.
  9. Miller, Leah; Thurairajaratnam, Aritharan. Semiconductor package having discrete non-active electrical components incorporated into the package. USP2010097791210.

IPC 상위 출원인