[특허]Processes and apparatus for preparing heterostructures with reduced strain by radial compression

Processes and apparatus for preparing heterostructures with reduced strain by radial compression 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01L-021/322 H01L-021/302 H01L-021/687 C30B-025/12
출원번호	US-0142556 (2013-12-27)
등록번호	US-9583364 (2017-02-28)
발명자 / 주소	Falster, Robert J. Voronkov, Vladimir V. Pitney, John A. Albrecht, Peter D.
출원인 / 주소	SunEdison Semiconductor Limited (UEN201334164H)
대리인 / 주소	Armstrong Teasdale LLP
인용정보	피인용 횟수 : 0 인용 특허 : 19

초록

Apparatus and processes for preparing heterostructures with reduced strain are disclosed. The heterostructures may include a semiconductor structure that conforms to a surface layer having a different crystal lattice constant than the structure to form a relatively low-defect heterostructure.

대표청구항 ▼

1. A process for relaxing the strain in a heterostructure comprising a substrate, a surface layer disposed on the substrate and an interface between the substrate and the surface layer, the substrate comprising a central axis, a back surface which is generally perpendicular to the central axis, and a diameter extending across the substrate through the central axis, the process comprising: forming a dislocation source layer in the substrate; andsubjecting the dislocation source layer to a stress by radially compressing the substrate to generate dislocations and glide the dislocations from the dislocation source layer toward the surface layer. 2. The process as set forth in claim 1 wherein the dislocations are glided to the substrate-surface layer interface and form misfit interfacial dislocations at the interface. 3. The process as set forth in claim 1 wherein the substrate is composed of a material selected from the group consisting of silicon, silicon carbide, sapphire, germanium, silicon germanium, gallium nitride, aluminum nitride, gallium arsenic, indium gallium arsenic or any combination thereof. 4. The process as set forth in claim 1 wherein the surface layer is composed of a material selected from the group consisting of silicon, silicon carbide, sapphire, germanium, silicon germanium, gallium nitride, aluminum nitride, gallium arsenide, indium gallium arsenide or any combination thereof. 5. The process as set forth in claim 1 wherein the substrate is composed of silicon and the surface layer is composed of gallium nitride. 6. The process as set forth in claim 1 wherein the dislocation source layer is formed by any one of: slicing the substrate from an ingot comprising semiconductor material;lapping the back surface of the substrate;sand blasting the back surface of the substrateimplanting ions into the substrate through the back surface of the substrate. 7. The process as set forth in claim 1 wherein the substrate is heated to at least about 550° C. while radially compressing the heterostructure. 8. The process as set forth in claim 1 wherein a stress is applied to the heterostructure during the radial compression, the stress being at least about 5 MPa. 9. The process as set forth in claim 1 wherein the substrate is radially compressed for a period of at least about 10 seconds. 10. The process as set forth in claim 1 wherein the step of radially compressing the substrate comprises radially compressing the heterostructure. 11. The process as set forth in claim 1 wherein the surface layer is substantially free of threading dislocations. 12. The process as set forth in claim 1 wherein the surface layer continuously extends across the diameter of the substrate. 13. The process as set forth in claim 1 wherein the surface layer comprises discontinuous segments. 14. A process for preparing a relaxed heterostructure, the process comprising: depositing a surface layer on a front surface of the semiconductor substrate thereby creating a strain between the surface layer and the substrate;relaxing the strain in the surface layer and the substrate by the process of claim 1. 15. The process as set forth in claim 14 wherein the semiconductor substrate, has a lattice constant, aS, and the surface layer has a lattice constant, aSL, the ratio of aSL/aS being less than about 1.

이 특허에 인용된 특허 (19)

Pinnington, Thomas Henry; Zahler, James M.; Park, Young-Bae; Ladous, Corinne; Olson, Sean, Bonded intermediate substrate and method of making same.
상세보기
Kumar, Ananda; Nguyen, Tue, Composite substrates of silicon and ceramic.
상세보기
Shendon, Norman; Hearne, John; Von Lossberg, Bryan, Hydraulically actuated wafer clamp.
상세보기
Akiyama Nobuyuki (Yokohama JPX) Kembo Yukio (Yokohama JPX) Nakagawa Yasuo (Yokohama JPX) Aiuchi Susumu (Yokohama JPX) Nomoto Mineo (Yokohama JPX), Light exposure device and method.
상세보기
Cheng David (San Jose CA) Maydan Dan (Los Altos Hills CA) Somekh Sasson (Los Altos Hills CA) Stalder Kenneth R. (Redwood City CA) Andrews Dana L. (Mountain View CA) Chang Mei (San Jose CA) White John, Magnetic field-enhanced plasma etch reactor.
상세보기
Yamazaki, Shunpei; Momo, Junpei; Isaka, Fumito; Higa, Eiji; Koyama, Masaki; Shimomura, Akihisa, Method for manufacturing semiconductor device.
상세보기
Akiyama, Shoji; Kubota, Yoshihiro; Ito, Atsuo; Tanaka, Koichi; Kawai, Makoto; Tobisaka, Yuuji, Method for manufacturing semiconductor substrate.
상세보기
Yokokawa, Isao; Noto, Nobuhiko; Mitani, Kiyoshi, Method for producing semiconductor wafer.
상세보기
Siegfried Mantl DE; Bernhard Hollander DE; Ralf Liedtke DE, Method for the production of a monocrystalline layer on a substrate with a non-adapted lattice and component containing one or several such layers.
상세보기
Fitzgerald, Eugene A.; Gerrish, Nicole, Method of fabricating CMOS inverter and integrated circuits utilizing strained surface channel MOSFETS.
상세보기
Nakano,Masatake, Method of manufacturing an SOI wafer where COP's are eliminated within the base wafer.
상세보기
Okumura,Tomohiro; Nitta,Toshinari, Method of using an adhesive for temperature control during plasma processing.
상세보기
Fukasawa Kazuo (Kofu JPX) Nonaka Ryo (Yamanashi JPX) Imafuku Kousuke (Kufu JPX), Plasma process method using an electrostatic chuck.
상세보기
Hwang Yuan Ko,TWX, Spin-on-glass etchback uniformity improvement using hot backside helium.
상세보기
Forbes, Leonard; Geusic, Joseph E.; Akram, Salman, Strained semiconductor by full wafer bonding.
상세보기
Vasat, Jiri L.; Stefanescu, Andrei; Torack, Thomas A.; Wilson, Gregory M., Thermal annealing process for producing silicon wafers with improved surface characteristics.
상세보기
James Sinclair ; Lawrence L. Lee, Wafer carrier for chemical mechanical planarization polishing.
상세보기
Yano, Genki, Wafer die separation.
상세보기
Dean Robert E. (High Bridge NJ) Fink James L. (Millburn NJ), Wafer holding apparatus and method.
상세보기

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC

저장형식

Text(ASCII format)
Excel format
PIAS분석(.xls)

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

연합인증

Processes and apparatus for preparing heterostructures with reduced strain by radial compression 원문보기

초록

대표청구항 ▼

연구과제 타임라인

이 특허에 인용된 특허 (19)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Processes and apparatus for preparing heterostructures with reduced strain by radial compression 원문보기

초록

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허에 인용된 특허 (19)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트