$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Gate drive circuit with a voltage stabilizer and a method 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H03B-021/00
  • H03K-003/00
  • H03K-017/567
  • H03K-017/0812
  • H03K-017/14
  • H03K-017/16
출원번호 US-0631362 (2015-02-25)
등록번호 US-9590619 (2017-03-07)
우선권정보 EP-14156570 (2014-02-25)
발명자 / 주소
  • Kittilä, Jukka-Pekka
  • Niemi, Mika
  • Saarinen, Mikko
출원인 / 주소
  • ABB Oy
대리인 / 주소
    Taft Stattinius & Hollister LLP
인용정보 피인용 횟수 : 0  인용 특허 : 14

초록

A gate drive circuit creates a bipolar voltage to a gate of an IGB power transistor, and compensates for Miller currents of the IGB power transistor. The compensating is performed by a switching element connected in series with a capacitor between the gate (X4) and a supply voltage.

대표청구항

1. A gate drive circuit with an active gate voltage stabilizer, comprising: means for creating a bipolar voltage to a gate of an IGB power transistor; andmeans for compensating for Miller currents of the IGB power transistor, the means for compensating being formed by a switching element connected i

이 특허에 인용된 특허 (14)

  1. Tavana Danesh (San Jose CA) Wong Sing Y. (Sunnyvale CA), Buffered Miller current compensating circuit.
  2. Huijsing Johan H. (Schipluiden NLX) Fonderie Maarten J. (Delft NLX), Current compensation circuit.
  3. Kumagai, Naoki; Kawakami, Hiroyuki, Driver circuit for switching device.
  4. Ishii Shinichi,JPX, Driving circuit for IGBT.
  5. Kuroda, Takao, Driving transistor control circuit.
  6. Matsumoto Kouji (Tokyo JPX), Emitter-follower circuit with reduced delay time.
  7. Usami Mitsuo (Akishima JPX), Logic circuit including variable impedance means.
  8. Schley-May James T., Method and apparatus for implementing DC mode selection in a data access arrangement.
  9. Mahler Theodor W. (Sherman TX), Method and circuitry for reducing output transients resulting from internal ground instabilities.
  10. Okui Hiroshi,JPX ; Ogawa Masanori,JPX, Power supply device and air conditioner using the same.
  11. Sugiyama,Koichi; Inoue,Tomoki, Semiconductor device and capacitance regulation circuit.
  12. Jeffrey G. Dumas, Sharp transition push-pull drive circuit with switching signal input circuit.
  13. Pattantyus,Tom I., Soft IGBT turn-on ignition applications.
  14. Bechdolt Robert W. (Portland ME), Transistor logic output for reduced power consumption and increased speed during low to high transition.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로