최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0887050 (2015-10-19) |
등록번호 | US-9601690 (2017-03-21) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 0 인용 특허 : 194 |
Provision of fabrication, construction, and/or assembly of a two-terminal memory device is described herein. The two-terminal memory device can include an active region with a silicon bearing layer, an interface layer, and an active metal layer. The interface layer can created comprising a non-stoic
1. A CMOS-compatible fabrication method for forming a semiconductor device, comprising: receiving a substrate comprising a plurality of CMOS devices and a first terminal comprising a conductive metal layer;forming a conductive layer adjacent to and in physical contact with the first terminal;deposit
※ AI-Helper는 부적절한 답변을 할 수 있습니다.