최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0289080 (2014-05-28) |
등록번호 | US-9641163 (2017-05-02) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 0 인용 특허 : 25 |
A transistor package includes a transistor and one or more bandwidth limiting matching networks. The one or more bandwidth limiting matching networks are coupled to one of a control contact and an output contact of the transistor in order to limit the gain response of the transistor outside of a pre
1. A transistor package comprising: a transistor;one or more bandwidth limiting matching networks, each of the one or more bandwidth limiting matching networks coupled to one of an input node and an output node of the transistor and configured to limit a gain response of the transistor outside of a
※ AI-Helper는 부적절한 답변을 할 수 있습니다.